This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PROCESSOR-SDK-J784S4:CR 阶段的 DP 链路训练失败

Guru**** 2322920 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1377679/processor-sdk-j784s4-dp-link-training-fails-during-cr-phase

器件型号:PROCESSOR-SDK-J784S4

工具与软件:

您好!

我们使用 J784S4XG01EVM 进行图形开发。 DSS 的导入路径  TI-PROCESSOR-SDK-RTOS-j784s4-evm-09_01_00_06 . 我们将尝试执行提供的 DSS 示例、并且会在 DP0 (eDP 端口)的 DP 链路训练中遇到问题。 我们观察到两种类型的行为:

  1. CR 阶段链路训练失败(8次/ 10次)
  2. 链接训练通行证、但在显示屏上看不到任何内容(10次中有2次)

我们使用 A72内核来运行 DSS 应用。 请让我们知道这一问题的前进方向

此致、

Madhu

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Madhu、

    我已将此任务分配给我们的显示专家、他很快会联系您。

    此致、

    Erick

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Madhu:

    我认为我们尚未在 A72上验证 DSS 示例。 此示例仅从 R5F 进行测试。 那么、您能否首先看看它是否在 R5F 上一直正常工作?  

    此致、

    Brijesh  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Brijesh:

     在 A72上使用 DSS 是否有任何限制?

    我们已在 R5构建上测试了给定示例  TI-PROCESSOR-SDK-RTOS-j784s4-evm-09_01_00_06  它运行良好。 我们需要在环境中使用 A72的 DSS。

    此致、

    Madhu

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、团队成员:

    查询是否有任何更新?

    此致、

    Madhu

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Madhu:

    不限制、但我们尚未验证、因此可能会出现问题。

    此致、

    Brijesh

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Brijesh:

    我们观察到、当链路通过训练时、它仅在2至3ms 内保持稳定。 您能给我们任何检查点或建议以进行进一步调试吗?

    谢谢!

    Madhu

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Madhu:

    不幸的是、由于它未经过验证、我将无法提供很多帮助。  

    此致、

    Brijesh