[参考译文] TDA4VM-Q1：是否可以在 TIDEP_01020 8L 布局设计中实施 Jacinto7 DDRSS V0.10.0参数？

admin

Other Parts Discussed in Thread: TDA4VM-Q1, TDA4VM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1418837/tda4vm-q1-can-jacinto7-ddrss-v0-10-0-parameter-implement-in-tidep_01020-8l-layout-design

器件型号：TDA4VM-Q1
主题中讨论的其他器件： TDA4VM

工具与软件：

您好、TI FAE 团队：
我们参考了 TDA4VM-Q1和 LPDDR4 MT53E/MT53D 中的 TIDEP-01020-CAD-FILES-519131b_j7es_ccard_8层布局设计。
到目前为止、我们要在 u-boot/dtsi 中实施 DDRSS V0.10.0参数。
哪个相应的 SOC 可以是我们的负载用户配置？
DRA829x/TDA4VM (TI EVM)是还是 TI Edge AI？
或其他新的 DDRSS DTSI 文件？
谢谢。

1 年多前

0 admin 1 年多前

TI__Guru**** 2551110 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

您可以从"DRA829x/TDA4VM (TI EVM)"配置开始。

此致、
Tanmay

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] TDA4VM-Q1：是否可以在 TIDEP_01020 8L 布局设计中实施 Jacinto7 DDRSS V0.10.0参数？