工具与软件：
尊敬的 TI 支持部门：
LPDDR4 RAM 作为客户项目的一部分进行测试。
由于这没有测试模式、因此很难通过边界扫描进行测试。 通过软件进行的测试(例如、可通过 JTAG 加载到 RAM 中的小型裸机程序)在这里将更有效。
是否有用于访问 DDR RAM 的裸机应用示例？
我们看到、通过 GEL 脚本进行电路板初始化会在能够初始化 LPDDR4 RAM 之前执行许多步骤。
进行硬件初始化的 Cortex-R5引导加载程序示例将非常有用。
此致、
Andreas
尊敬的 Andreas：
[报价 userid="621221" url="~/support/processors-group/processors/f/processors-forum/1412523/tda4ve-q1-baremetal-lpddr4-ram-testing/5411320 #5411320"]
packages/ti/boot/sbl/binary/j721e_evm/emmc_boot0/bin/sbl_emmc_boot0_img_mcu1_0_release.xer5f您是否根据 4.3 CCS/JTAG 该过程执行此测试？
4.3 CCS/JTAG
Apply attached patch as mentioned in faq-how-to-flash-ospi-using-ccs-on-tda4x-dra82-evm on PDK, which is
available as part of PSDKRA. This patch adds a utility that can be used to flash OSPI using CCS and JTAG
interface.
4.3.1 Flashing Instructions
1. Apply 0001-Add-support-for-flashing-OSPI-flash-using-CCS.patch on the PDK.
2. Change flag USE_CCS to yes in the pdk/packages/ti/board/utils/uniflash/target/build/uart_make.mk file.
3. Rebuild flash programmer by using make -sj PLATFORM=j721e_evm board_utils_uart_flash_programmer
from pdk/packages/ti/build.
4. Flash Writer binary would be available in pdk/packages/ti/board/utils/uniflash/target/bin/j721e_evm/
uart_j721e_evm_flash_programmer_release.xer5f.
5. Launch CCS and target configuration. For details on this step, see this.
6. From Scripting Console run loadJsFile("pdk/packages/ti/drv/Sciclient/tools/ccsLoadDmsc/j721e/launch.js")
from the CCS scripting console.
7. Once Java script is completed, load flash writer code in MCU_Cortex
_R5_0 core and Run it.
8. Application runs and displays 3 menu options on the CCS console, Erase OSPI flash, Flashing file in OSPI
and exit.
9. For erasing flash, select the start address and size to be erased.
10. For flashing a file, enter the file name with the full path, then enter offset where file is to be flashed, then load
the file using CCS scripting console (command to load is printed on CCS console). Once file is loaded from
scripting console, enter '0' on CCS console.
11. Press '2' on main menu to exit, after all files are flashed.
此致、
Karthik
尊敬的 Karthik：
我记得遵循这些确切的 闪存说明、但我不知道该补丁也应该应用于最新的 SDK (PSDK 版本10)。 最好的方法是使用 PSDK 7.3版对此进行测试、但目前 TI 的 PSDK 下载失败/缓慢。 我解决了`ccs_main.c 的两个编译器错误`并且能够构建目标` board_utils_uart_flash_programmer`。
打开 CCS 后、启动目标配置并成功运行 launch.js 脚本： 
运行 cortex-R5 elfuart_j721e_evm_flash_programmer_release.xer5f 未成功。 处理器运行、但绝不会返回到主函数。 停止 CPU 时、PC 在地址0x4CA： 
可以在复位后直接加载 Cortex-R5 elf (不运行 launch.js)、但程序会不停地轮询以使 sciserver 进行响应(比较反向跟踪)： 
在我看来、这是预期行为、因为 sciserver testapp 未运行(应该在 MCU_Cortex_R5_0上运行、并且我将该内核用于 elf 文件)。
`m是否认为可以在 J721S2_HS 器件(使用 R θ ake -J8 Board=j721s2_evm core=mcu1_0 board_utils_uart_flash_programmer_hs`)上测试？ 我不确定、但 SciClient 在 HS 器件的 SMS 内核上运行、对吗？
编辑：我尝试在 J721S2 HS-ELF 型号上运行 board_utils_uart_flash_programmer_hs FS、而 MCU_Cortex_R5_0根本没有执行 ELF。
此致、
Andreas