[参考译文] SK-AM68：Code Composer Studio 12.8.1 CAN##39；t 通过 Blackhawk XDS560v2-USB 系统跟踪仿真器连接到 SK-AM68目标

另一个观察结果：当出现"Unable to access the DAP"(无法访问 DAP)错误对话框时、XDS560的 USB LED 会在绿色和红色之间快速切换。

大家好、TS：

您是否见过以下常见问题解答？

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1178240/faq-sk-tda4vm-how-do-i-connect-the-external-debugger-blackhawk-usb560v2-xds560v2-usb-system-trace-to-the-jtag-on-the-board

有所帮助。

-若苏厄

若苏厄

感谢您的答复。  否、我尚未查看该常见问题解答、但我 上面链接的说明好像已经过时、或者实际上不适用于 J721S2。  我应该已连接到 MCU_R5_0、而不是连接到第一个 APU。  这对我来说最初不起作用、但复位电路板后、我可以始终如一地连接到 MCU_R5_0。

是否有更新的通过 JTAG 将 SPL/U-BOOT 加载到 J721S2的说明？  我已经重建了相关内容、当我尝试将"u-boot-spl-dtb.bin"加载到地址0x41c00000时、我遇到以下错误：

"MCU_Cortex_R5_0：在长度为0x7ff0的第0页上的0x41c2ffa0写入存储器块时出现故障：(错误-2130 @ 0x41C2FFA0)无法访问器件存储器。 验证存储器地址是否在有效存储器中。 如果错误仍然存在、请确认配置、对电路板执行下电上电、和/或尝试更可靠的 JTAG 设置(例如、较低的 TCLK)。 (仿真软件包20.0.0.3178)"

至少、我假设我正在将正确的内容加载到正确的位置、同时连接到正确的内核。

尊敬的 TS：

首先、如果您尚未使用 CCS 12.8.x、请升级到该应用。 Linux 上的一些 J7x 器件文件存在一些已知问题。

假设您位于 CCS 12.8.x 上：

这表明调试器和器件之间的低级 JTAG 连接看起来正常。

这令人担忧。 我怀疑调试器由于某些目标配置问题而无法连接到 A72、但它并未正常地出现故障、而是尝试挂起。 如果您可以始终如一地重现问题、请生成调试服务器日志、以便我们尝试调查挂起的根本原因：

https://software-dl.ti.com/ccs/esd/documents/ccs_diagnostic-logs.html

其他仿真 错误可能与目标处于错误状态有关。

Ki：

我运行的是 CCS 12.8.1。

当 CCS 进程挂起后我中止了该进程、下次启动 CCS 时会生成错误报告提交对话框。  我 昨天通过对话提交了跟踪。  希望此提交内容位于某人的收件箱中。  我将 努力使其回到挂起状态、并通过上面提供的链接提交错误报告。

您是否认为我应该能够连接到 Cortex_A72_0_0内核？  我当时想、因为我可以连接到 MCU_Cortex_R5_0内核、而引导加载程序正是通过这种方式初始加载内容、我的理解可能没有了、可以从开始运行 SPL 运算。   

以下是我当前的设置/工作流程... 您可能会看到我将断开电源轨的位置。

- CCS 12.8.1.

-使用"make u-boot"通过 SDK 9.2的顶级 Makefile 构建 u-boot

- 在移除 micro SD 并将 BOOTMODE 设置为 JTAG 的情况下启动 AM68-SK (SW1-1 =开启,其他开关设置为关闭)

-启动 CCS 并 连接到 MCU_Cortex_R5_0

- Tools > Load Memory 以二进制文件(非 TI 原始数据)加载"u-boot-spl-with-dtb.bin"

-运行>加载>加载符号..." 加载"u-boot-spl"

- 将 PC 设置为0x41c00000

-按"运行"按钮

-短暂等待

-按" 暂停"按钮

-观察执行卡在 bootstage_error()。  trace：_main > board_init_f > k3_spl_init > preloader_console_int > serial_init > serial_find_console_or_panic > panic_str > panic_finish > hang

我假设这会生成 u-boot-spl 控制台文本、但我在串行端口上看不到任何内容。

Unknown 说：

当 CCS 进程暂停并终止后、下次启动 CCS 将生成错误报告提交对话框。  我 昨天通过对话提交了跟踪。  希望此提交位于某人的收件箱中。

您可以将同一个文件附加到此主题？ 另请注意、该文件与调试服务器日志不同。 实际上、日志更有用、如果您可以生成此日志、将非常有用。

Unknown 说：

您是不是说我应该能够连接到 Cortex_A72_0_0内核？

其实,我真的不知道。 我的专长是工具本身、而不是器件/电路板。 由于 JTAG 通信处于基本工作状态、因此问题似乎与电路板配置有关、但我不知道正确的顺序是如何将电路板置于适当的调试状态。 我将遵从器件专家讲述。

您是否有我可以发布日志的专用位置？  它们包含我不愿意公开发布的个人身份信息。

如果我执行以下操作、我最终可以连接到 CortexA72_0_0内核：

-将 AM68-SK 配置为用于 UART 的引导模式

- sx -KB --xmodem tiboot3.bin </dev/ttyUSB5 >/dev/ttyUSB5

- sx -KB --- Ymodem tispl.bin </dev/ttyUSB6 >/dev/ttyUSB6

- sx -KB -- Ymodem u-boot.img </dev/ttyUSB6 >/dev/ttyUSB6

-启动 CCS

- Target Configuration > J721S2_TDA4VL.ccxml Selected >右键单击> Launch Selected Configuration

-右键单击 CortexA7_0_0>连接目标

这太好了。  但是、通过 UART 下载这些文件的速度极慢。  是否无法通过 JTAG+CCS 实现任何此类操作？

我知道我已经将此问题标记为已解决、但如果是这种情况、那么为什么本页暗示可以通过 JTAG 部署 U-boot： https://software-dl.ti.com/jacinto7/esd/processor-sdk-linux-j721s2/10_00_00_08/exports/docs/linux/Foundational_Components U452-Boot/Apps-Load-in-CCS.html

这是误导性的。  无法连接到 Cortex-A72内核。  您无法通过 JTAG 直接部署正常运行的 SPL。  请参考我上面关于将 u-boot-spl-with-dtb.bin 部署到 Cortex-R5如何导致达到 pana_finish ()-> hang ()的评论。

它可以回到我之前的注释、其中该页面已过时/不适用于 J721S2。