• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 8 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 39 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[FAQ] [参考译文] [常见问题解答] AM6442：MCU_OSC0晶体电路要求

admin
Guru**** 1807890 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1431234/faq-am6442-mcu_osc0-crystal-circuit-requirements

器件型号：AM6442

工具与软件：

尊敬的 Sitara HW champs：

 

在表"6-19. MCU_OSC0 Crystal Circuits Requirements"中、AM64x 数据表指定如下：

. 当不使用 RGMII 和/或 RMII 接口时、可以使用+/-100ppm XTAL

. 在导出 AM64x 时钟来为 ETH PHY 供电时、 应使用+/-50ppm XTAL

然而、在使用不源自 ETH PHY 的 AM64x 时钟(RGMII/RMII I/F)的外部时钟时、是否可以使用+/-100ppm XTAL？

谢谢！

 

此致、

纪尧姆

  • 0
    TI__Guru**** 1807890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

      使用晶体电路或 LVCMOS 时钟源时、相同的频率精度要求适用。

    注意：选择时钟源时、系统设计必须根据最坏情况和系统预期寿命来考虑时钟源的温度和老化特性。 在大多数情况下、您需要选择初始精度约为30PPM 的时钟源、以便针对温度和老化引起的误差提供裕度。

    我们正在创建 AM64x 数据表的新修订版、 其中将包含 定义 MCU_OSC0 LVCMOS 数字时钟源要求的新表。  

    此致、
    Paul

  • 0
    TI__Guru**** 1807890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的  Paul：

    感谢您 花 时间 回答 此 问题。

    您处理此问题的方式让我认为如果我们使用的是 RGMII 和/或 RMII 接口、我们应该使用 随时运行  保持 在 +/-50ppm 范围内进行验证。    如果是、此标准只会变化(+/- 100 ppm) 不会 简化音频和视频接口。

    然而、 时钟源的选择应该为+/-30ppm。

    是这样吗？

    此致！

    PS：感谢您让我们了解 AM64x 数据表的推荐修订版、其中包括 MCU_OSC0的新表。

  • 0
    TI__Guru**** 1807890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    有。 50 PPM 要求是 RGMII 和 RMII 标准的函数。 AM64x 器件在不使用 RGMII 或 RMII 时仅需100 PPM 的精度。 AM64X 中的 PLL 会将其输出锁定到基 准时钟、从而为各种内部电路生成更高频率的时钟。 因此、PLL 输出与基准时钟源的 PPM 误差相同。

    您可能会找到一个由于温度变化和老化而导致频率变化非常小的时钟源。  如果是这样、您可以 选择 初始精度稍高的时钟源。 初始精度频率误差、温度变化频率误差和老化频率误差的组合需要小于相应的 PPM 限制。

    仅供参考、我向 Guillaume 发送了一封电子邮件、其中包含 数据表草稿内容的两个快照。

    此致、
    Paul

  • 0
    TI__Guru**** 1807890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    非常感谢保罗的澄清,这帮助我理解了局限性。

    祝你心情愉快。

    此致！

  • 0
    TI__Guru**** 1807890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    最后一个问题：当您说"基准时钟"时、如果是 RGMII 或 RMII 接口、AM64X 中的 PLL 是否在 RMII_REF_CLK 上同步？ 或者说所有工作都是在内部完成的？ 因为如果我们在此引脚(RMII_REF_CLK)上提供适当的50ppm 时钟、我想知道我们是否仍然必须确保 MCU_OSC0上的+/-100ppm？

  • 0
    TI__Guru**** 1807890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    有。 您仍然需要将最大频率误差限制为50PPM。

    两个时钟 具有相同的要求、它们需要 在+/-50ppm 限制范围内运行、以确保数据传输速率与接收器运行速率之间没有太大的差异。 如果误差过大、则一端的传输速率可能会超过弹性缓冲器、而这些缓冲器仅用于适应100ppm 的最大差异；如果一端快速运行50ppm、而另一端缓慢运行50ppm、则可能会发生这种差异。 以太网标准必须在某处画线、然后他们决定为 RMII 和 RGMII 选择+/-50ppm 的限值。 注意：MII 标准的限值为+/-100ppm、但定义了 RMII 和 RGMII 标准后、限值变为+/-50ppm。

    以太网数据必须往返于以太网 MAC 的 RGMII/RMII 侧与以太网 MAC 的另一侧、该另一侧与从 不同 时钟域运行的其他内部逻辑功能进行通信。 跨越时钟域的弹性缓冲器仅用于适应以太网标准允许的最大频率差。 增加弹性缓冲器大小以允许比以太网标准定义的频率差更大 、这会不必要地增加弹性缓冲器大小并增加器件成本。

    此致、
    Paul

  • 0
    TI__Guru**** 1807890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Paul：

    非常感谢您的回答、现在一切都非常清晰。

    此致！

  • 0
    TI__Guru**** 1807890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Valentin、  

    感谢您的留言。

    此致、

    Sreenivasa