This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PROCESSOR-SDK-J721S2:[IFV700]:PC 仿真配置

Guru**** 1821780 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1428848/processor-sdk-j721s2-ifv700-pc-emulation-configuration

器件型号:PROCESSOR-SDK-J721S2

工具与软件:

`您好、TI 的团队:

我们正在寻找在 PC 仿真模式下如何控制 ISP 参数、如 AWB 增益等。 (x86平台)

我们看到配置默认值应用在头文件"vx_vpac_viss_target_defaults.c"中。

我们的查询如下:

1.如果修改此报头中的内容,会在执行 PC 仿真时反映出来。

如果不是、是否还有其他方法可以实现?

2.我们可以用配置文件中的一些更改来重新编译 DCC-bins。 但看起来更改在 PC 仿真执行期间没有得到反映。

我们将按如下方式应对更新后的 DCC-Bins:

如果我错了,请纠正我。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Dinesh;您能否提供您所遵循的说明的链接? 我们将检查它是否为电流。 并尝试重复您所做的操作。

    谢谢。此致

    温  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Wen:

    请参阅随附的包含所有详细信息的文件。

    e2e.ti.com/.../pc_5F00_emulation_5F00_error.docx

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Dinesh;

    感谢您的详细报告。 我们将进行研究。

    此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Dinesh:

    您是否具有所使用传感器的 DCC bin 文件? 生成的部分正弦波?

    我们可以使用配置文件中的一些更改重新编译 DCC-bin

    如果您引用的是已共享的.cfg 文件屏幕截图、则该文件由应用程序而非 DCC 工具使用。

    [报价用户 id="563365" url="~/support/processors-group/processors/f/processors-forum/1428848/processor-sdk-j721s2-ifv700-pc-emulation-configuration "]

    1.如果修改此报头中的内容,会在执行 PC 仿真时反映出来。

    如果不是、是否还有其他方法可以实现?

    [报价]

    我看到该代码正在针对 PC 仿真进行编译。 我可以知道您正在使用哪个 SDK 版本、以及您是否为您的传感器使用调优的 DCC bin 文件?

    此致、

    Nikhil

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们在使用 SDK: ti-processor-sdk-rtos-j721s2-evm-09_00_00_02

    1.我想知道调谐的 DCC 频段是什么意思吗?

    2.如何针对输出电流问题调节 DCC 频段?

    3.如果我们将相关的 HWA 参数从"vx_vpac_viss_target_defaults.c"更改为"vx_vpac_viss_target_defaults.c"、它是否会反映在 DDC 单元和进一步的 PC 仿真器输出中?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我们的专家目前在这一周不在办公室。 请预计响应会有延迟。

    谢谢!
    Sarabesh S.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Dinesh:

    [报价用户 id="563365" url="~/support/processors-group/processors/f/processors-forum/1428848/processor-sdk-j721s2-ifv700-pc-emulation-configuration "]

    我们正在寻找在 PC 仿真模式下如何控制 ISP 参数、如 AWB 增益等。 (x86平台)

    [报价]

    这与 EVM 上的 PC 仿真模式中相同。

    [报价用户 id="563365" url="~/support/processors-group/processors/f/processors-forum/1428848/processor-sdk-j721s2-ifv700-pc-emulation-configuration "]

    我们看到配置默认值应用在头文件"vx_vpac_viss_target_defaults.c"中。

    我们的查询如下:

    1.如果修改此报头中的内容,会在执行 PC 仿真时反映出来。

    [报价]

    是的、这应该会更改 tiovx VISS 内核使用的默认值。

    [报价用户 id="563365" url="~/support/processors-group/processors/f/processors-forum/1428848/processor-sdk-j721s2-ifv700-pc-emulation-configuration "]

    2.我们可以用配置文件中的一些更改来重新编译 DCC-bins。 但看起来更改在 PC 仿真执行期间没有得到反映。

    [报价]


    使用 DCC 二进制文件来初始化 VISS 和 AEWB 受 tiovx 内核支持。
    您需要将 DCC 二进制数据作为 内核创建时间传递给这些内核。

    [报价用户 id="563365" url="~/support/processors-group/processors/f/processors-forum/1428848/processor-sdk-j721s2-ifv700-pc-emulation-configuration "]

    2.我们可以用配置文件中的一些更改来重新编译 DCC-bins。 但看起来更改在 PC 仿真执行期间没有得到反映。

    我们将按如下方式应对更新后的 DCC-Bins:

    [报价]

    对于某些 VISS 模块、这受到 PC 仿真模式下 tiovx VISS 内核的一些限制(在单个 cam 应用中、不会在内核创建时使用二进制文件)。

    在 TDA4 SDK 中、您可能会发现一些 C 头文件与 DCC 二进制文件一起生成、如下面的链接所示。

    https://git.ti.com/cgit/processor-sdk/imaging/tree/sensor_drv/src /imx390/DCC_XMLs/WDR/GENERATE_DCC.sh?h=main#n18

    这些头文件由单摄像头应用在内核创建时使用。

    https://git.ti.com/cgit/processor-sdk/imaging/tree/utils/iss/src app_iss_common.c?h=main#N76

    如果您使用单凸轮应用程序、则可以遵循相同的惯例。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、 

    使用 DCC 二进制文件初始化 VISS 和 AEWB 受 tiovx 内核支持。
    您需要将 DCC 二进制数据作为 内核创建时间传递给这些内核。[/QUOT]

    请要求您详细说明 DCC Bins 将如何被传递/用于初始化 VISS 内核? (可能详细介绍此过程)。

    [报价 userid="35541" url="~/support/processors-group/processors/f/processors-forum/1428848/processor-sdk-j721s2-ifv700-pc-emulation-configuration/5495490 #549490"]对于某些 VISS 模块、这受到 PC 仿真模式下 tiovx VISS 内核的一些限制(在单个 cam 应用程序的内核创建时不使用二进制文件)。

    这一说法与上述说法相矛盾。 请您提供以下哪些限制?

    这些头文件由单摄像机应用程序在内核创建时使用。

    这是否意味着、如果我们在生成的标头中修改某些 HWA 配置参数(如果可用)、它将会反映到 VISS 内核及其执行情况?

    [报价用户 id="35541" url="~/support/processors-group/processors/f/processors-forum/1428848/processor-sdk-j721s2-ifv700-pc-emulation-configuration/5495490 #549490"]是的、这应该会更改 tiovx VISS 内核使用的默认值。

    我们的理解是/'vx_vpac_viss_target_defaults.c"应提供仅在初始化期间获取的默认参数值。 但在运行时、VISS 内核/ DCC 应更新 HWA 配置参数、这将会覆盖默认参数值。 (在运行期间)。

    因此、我们是否有任何其他地方(源文件)来提供更新的 HWA 配置参数值?

    请请求您的指导。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    在 TDA4 SDK 中、您可能会发现一些 C 头文件与 DCC 二进制文件一同生成、如下面的链接所示。

    您好、

    在 DCCn`t 过程中、我们没有看到标头在生成。

    从所提供链接的脚本中提到的标头、例如 :  

    dcc_2a_imx390_wdr.h;
    dcc_viss_imx390_wdr.h

    above headers looks to be the static files in the sdk (i.e. not generated).
    Path:

    Request your suggestions.
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Dinesh:

    在 DCC 生成过程中、我们n`t 看不到标头生成。

    您是否看到在运行"./generate_dcc.sh"时执行了第18行?

    https://git.ti.com/cgit/processor-sdk/imaging/tree/sensor_drv/src /imx390/DCC_XMLs/WDR/GENERATE_DCC.sh?h=main#n18

    它应该创建"$out_path/DCC_viss_imx390_WDR.h"作为输出。
    您可以先删除原始文件、然后查看在运行脚本后是否创建了新文件。

    上面的报头文件看起来是 SDK 中的静态文件(即未生成)。

    如果您在 xml 文件中进行了一些更改、该文件应该会更改。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    [报价 userid="563365" url="~/support/processors-group/processors/f/processors-forum/1428848/processor-sdk-j721s2-ifv700-pc-emulation-configuration/5502940 #5502940"]

    请要求您详细说明 DCC Bins 将如何被传递/用于初始化 VISS 内核? (可能详细介绍此过程)。

    [报价]

    这可以在 VISS 内核初始化时完成。

    https://software-dl.ti.com/jacinto7/esd/processor-sdk-rtos-j721s2/latest/exports/docs/tiovx/docs/user_guide/group__group__vision__function__vpac__viss.html#gaaa4e6e4ce0061cb6522c2bbb474c5a8a

    第4个输入"Dcc_buf"适用于 DCC 二进制输入。

    第3个输入"ae_awb_Result"应在"tivx_ae_awb_params_t"中提供有效的初始化条件。

    如果您以这种方式执行初始化、则应该没有问题。

    [报价 userid="563365" url="~/support/processors-group/processors/f/processors-forum/1428848/processor-sdk-j721s2-ifv700-pc-emulation-configuration/5502940 #5502940"]

    这一说法与上述说法相矛盾。 请您提供以下哪些限制?

    [报价]

    如果您不以上述方式初始化、而是在 VISS 初始化后(通过 TIVX_VPAC_VISS_CMD_SET_DCC_PARAMS)读取 DCC 二进制文件、则您会受到 VISS/Openvx 的运行时间限制来更改 VISS 参数。

    这是否意味着、如果我们修改生成的标头中的一些 HWA 配置参数(如果可用)、它将反映到 VISS 内核及其执行情况?

    在单摄像机应用中、头文件用于在内核创建时进行 VISS 初始化。

    [报价 userid="563365" url="~/support/processors-group/processors/f/processors-forum/1428848/processor-sdk-j721s2-ifv700-pc-emulation-configuration/5502940 #5502940"]

    我们的理解是/'vx_vpac_viss_target_defaults.c"应提供仅在初始化期间获取的默认参数值。 但在运行时、VISS 内核/ DCC 应更新 HWA 配置参数、这将会覆盖默认参数值。 (在运行期间)。

    因此、我们是否有任何其他地方(源文件)来提供更新的 HWA 配置参数值?

    [报价]

    'vx_vpac_viss_target_defaults.c"用于 VISS 内核初始化时未提供的任何参数。