[参考译文] J721EXSOMXEVM：自定义.xer5f 固件创建

您好！

我没有完全理解你。 您希望从 R5F 内核创建一个定制示例、然后您需要创建一个单独的文件夹并为其编写 makefile 文件、从而最终生成二进制文件。

此致

Tarun Mukesh  

您好！

感谢您的回复！

当 SoC 引导至 Arago Linux 时、只有 A72内核可用于运行代码。 如果我编译并运行 whetstone 等基准测试、则会执行其中一个 A72内核。 除两个 A72外、J721还包含四个 R5F 内核、我也想采用同样的方式对其进行基准测试。

我希望采用一种不需要我重建整个内核映像的方法。 可使用 RemoteProc 执行此操作吗？

software-dl.ti.com/.../UG-RemoteProc.html

如果必须重建内核、是否有有关如何修改 makefile 的指南？

此致、

Marton

您好！

您无需重新构建整个内核映像、如果您有.xer5f 可执行文件来测试基准测试、那么您只需将其软链接到相应的内核远程处理器即可。

此致

Tarun Mukesh

您好！

我在.xer5f 资源文件创建方面遇到一些困难：

我在 Win 计算机上使用 CCS v12.2。 我创建了一个类似这样的 CCS 工程：


然后从此处添加 dhry.h、dhry_1.c 和 dhry_2.c： https://github.com/sifive/benchmark-dhrystone/tree/master

该项目不会生成 howver、因为缺少 sys/ times.h：

非常简单的错误。 到目前为止,我已经尝试通过手动添加从这里的时报标题破解它: https://sites.uclouvain.be/SystInfo/usr/include/sys/times.h.html

问题是、这种方法会导致不同的标头包括的漏洞。 我假设可以通过在 Eclipse 中配置编译器来实现这一点、但是我不太熟悉 Eclipse 首选项。

我在这里搞错了什么？

BR、

Marton

仍然面临 J721_EVM 缺少 sys/ times.h 的相同问题

有一个 Cortex-R5F 基准测试结果的文档：
https://www.ti.com/lit/an/spracv1b/spracv1b.pdf?ts = 1730364092379&ref_url=https%253A%252F%252Fwww.google.com%252F

因此、它必须是可能的。 问题仍然存在：
-你有一个 Dhrystone 版本是专门为 R5F 计时器定制的(因此不使用 sys/times.h 作为资源)吗?

-是否有适用于 Cortex-R5F MCU 的 ARM 工具链？ 也许这样我就可以构建资源文件、因为我有一个 Makefile。

谢谢！

Marton