[参考译文] J784S4XEVM：J784S4主 R5内核的中断表

我在问问题之前搜索了所有地方,没有找到 vim interupt 源描述

我再次查看了您在这里提到的文档、但它不在这里：

Cortex-R5技术参考手册：  Cortex-R5技术参考手册 r1p2

ARMv7-AR_TRM.pdf

我曾接触过 NXP、Renesas 和 Infineon 等不同的处理器供应商。 他们的文档非常好,没有问题找到我的编码所需的信息。  

TI 会很难找到非常简单的信息、如中断源。

您能否指出 J784s4内 cortex r5f 处每个 VIM 条目的详细中断描述的正确文档？   

Jim、您好！

Unknown 说：

我再次查看了您在这里提到的文档、但该文档没有：

您在哪里检查了什么？ 异常部分的上述 Cortex-R5F TRM 中对所有异常进行了描述。 这都是标准 Cortex-R5F 行为、无论 SoC 供应商如何、都是相同的。

外设中断 全部绑定到 CPU 端上的 IRQ 或 FIQ 异常、中断控制器可以在不同的 CPU 内核(VIM、GIC、NVIC 等)之间发生变化。

中介绍了 R5FSS VIM  6.3.2.6 R5FSS 矢量中断管理器(VIM) 雷达技术讲座。 我们有一个开放的 JIRA 来添加 VIM 寄存器详细信息(当前 TDA4VH TRM 中缺失、但目前您可以依靠 TDA4VM TRM 提供相同的信息)。

我曾接触过 NXP、Renesas 和 Infineon 等不同的处理器供应商。 他们的文档非常好,没有问题找到我的编码所需的信息。  

TI 会很难找到非常简单的信息、如中断源。

您能否指出 J784s4内 cortex r5f 处每个 VIM 条目的详细中断描述的正确文档？

您能介绍一下您正尝试自己编写或尝试实现的软件的背景情况、而不能使用 TI 提供的驱动程序吗？  R5FSS0_CORE0_INTR_IN_0 ~  R5FSS0_CORE0_INTR_IN_506范围是整个外设列表。

此致

Suman

我要使用 RTI 作为系统节拍、需要使用 counter0、RTI compare0中断作为系统节拍中断、但我 找不到有关 vim 表中哪个矢量是 RTI compare0中断的信息  

您能否提供  TDA4VH TRM 的链接？  我无法找到它。 即使我在 e2e 中在这里进行搜索、也找不到文档。

TI 没有包含完整信息的文档。 它将信息放在分散的谜题中,让用户搜索这些谜题  

cortex R5内核中断也应映射到 VIM 表中的 IRQ 条目。 请提供 J784S4 r5f 内核的 VIM IRQ 映射信息  

RTI 有4个比较块(每个图12-523),但只有1个输入源输入:RTI0_INTR_WWD_OUT_0。 我们怎么弄清楚哪个比较块导致了中断？  如果2个比较块同时触发、哪个块优先？

Jim、您好！

我在一周的其余时间都很忙、下周一定会回到你的身边。

不管怎样、该 TT 与您的原始查询有偏差。

此致

Suman