请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM62A7-Q1 工具与软件：
您好、TI 支持团队：
所示。 LPDDR4电路板设计和布局指南的数据组布线规格 A 以下要求：
LP4_DRS3：CK0对和每个 DQS 对的传播延迟差异。 -->最小值:0、最大值：3 t CK。
我们使用时钟速度1600MHz。 这意味着传播延迟的差异可能为1、8ns。
在我看来、这是一个非常高的值。
请确认您的建议吗？
此致、
Dusan
