[参考译文] PROCESSOR-SDK-J721S2：TDA4VE-Q1、J721S2 CSITX 问题

您好！

但为什么要修改这些时钟呢？ 您能否详细说明连接到视频处理器的要求？  

此致、

Brijesh

尊敬的 TI：

在此项目中、 应用程序仅支持1280x960x30hz。

我们只需 修改 这些 dphy_TxByteClkhs_cl_clk 和 vbus_clk_clk、就可以 将这个数字比当前设置(如 vbus_clk_clk：vbus/2)减少两倍250MHz。

——
谢谢。
此致。 

嗨、

但还有一个驱动程序接口、用于将通道数减少到2个。 您还可以根据 接收设备更新所需的通道速度。  

此致、

Brijesh

您好、 Brijesh：

我很难描述该处理器的工作原理。

无论是降低通道速度还是降低 通道数、 视频处理器输入像素时钟参数也需要调整为250MHz 以锁定 帧。

视频处理器供应商认为 dphy_TxByteClkhs_cl_clk 和 vbus_clk_clk 的设置过高、视频处理器供应商 希望尝试降低频率。

你可以帮我,并与我讨论如何 修改?  请...

——
谢谢。
此致。 

现在、我们有一些问题。

如果我们 使用 CSI RX 转 CSI TX 示例、则 J721s2 CSI TX 会按每帧稳定输出33ms、并且视频处理器可以正常锁定每个帧。

如果我们 将 vxProcessGraph  用于 CSI TX、则 J721s2 CSI TX 会每帧输出非稳定的33ms (约27ms~33ms、从示波器测量、视频活动数据 是固定时间、消隐时间不是固定值。)

如以下主题：

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1429324/tda4vm-is-blanking-config-of-csitx-node-work

Terry、您好！

但是没有像素时钟用于 CSITX 输出。 CSITX 在通道上输出时钟、 通过通道速度进行控制。  

在 CSIRX -> CSITX 的情况下、由于 CSIRX、存在恒定的30fps 输出。 但是、当你连接到 CSITX 时、你需要确保帧每33.3ms 被提交一次。  

此致、

Brijesh

您好、 Brijesh：

感谢您的答复。

如果我们更改了  laneSpeedMbps 、是否还有其他参数需要修改？

dphyCfg->laneSpeedMbps = 477

dphyCfg->psmClkFreqDiv = CSITX_DPHY_PSM_CLK_FREQ_DIV_DEF；
dphyCfg->pllByteClkDiv = CSITX_DPHY_PLL_BYTE_CLK_DIV_DEF；
dphyCfg->pwmCtrlDivLow = CSITX_DPHY_PWM_CTRL_DIV_LOW_DEF；
dphyCfg->pwmCtrlDivHigh = CSITX_DPHY_PWM_CTRL_DIV_HIGH_DEF；
dphyCfg->pllLockThreshold = CSITX_DPHY_PLL_LOCK_THRESHOLD_DEF；
dphyCfg->pllLockStart = CSITX_DPHY_PLL_LOCK_START_DEF；
dphyCfg->pllIpDiv = CSITX_DPHY_PLL_IPDIV_DEF；
dphyCfg->pllOpDiv = CSITX_DPHY_PLL_OPDIV_DEF；
dphyCfg->pllFbDiv = CSITX_DPHY_PLL_FBDIV_DEF；
dphyCfg->pllPd = CSITX_DPHY_PLL_PD_DEF；

dphyCfg->waitBurstTime = CSITX_DPHY_WAIT_BURSTTIME_DEF；
dphyCfg->txClkExitTime = CSITX_DPHY_TX_CLK_EXITTIME_DEF；
dphyCfg->dlWkupTime = CSITX_DPHY_DL_WKUPTIME_DEF；
dphyCfg->clWkupTime = CSITX_DPHY_CL_WKUPTIME_DEF；


dphyCfg->clSlewRateCtrl = CSITX_DPHY_SLEWRATECTRL_DEF；
dphyCfg->dlSlewRateCtrl = CSITX_DPHY_SLEWRATECTRL_DEF；

您好、 Brijesh：

如何确保帧每33.3ms 提交一次？

请在 以下主题中提供您的方法：

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1429324/tda4vm-is-blanking-config-of-csitx-node-work

——
谢谢。
此致。 

尊敬的 Tarry：

我不确定您使用的是哪个 SDK 版本、但在最新版本中、提供 laneSpeedMbps 就足够了。  

一种可能的方法是启动一个计时器、该计时器每33ms 过期一次、并生成一个回调、在该回调中、您可以将新帧提交给驱动程序。  

此致、

Brijesh

您好、 Brijesh：

我们在    csitx 驱动程序中看到了对垂直消隐时间的描述、如下所示：

消隐时间是以像素还是行计算的？？？

pdk_j721s2_10_00_00_27\packages\ti\drv\csitx\include\csitx_cfg.h

/**\short 垂直消隐：默认 VB (以像素数表示)
*用于初始化*/
#define CSITX_IN_FRAME_VB_DEFAULT (0U)

——
谢谢。
此致。 

Terry、您好！

 与 所需的总速度相比、您的车道速度是否设置为高值？ 就像您将其设置为1.5Gbps 一样、4通道输出的总速度将为6Gpbs、而如果您只是以30fps 的速率发送1920x1080 YUV422输出、它只需要大约1Gbps 的总速度(1920x1080x30x16)。  您只使用了总 BW 的16%、在本例中、 每33.3ms 发送帧的唯一方法是使用计时器。 在每次计时器回调时、请将帧提交到 CSITX 驱动程序。  

BTW、哪个组件馈送到 CSITX？ 它最终是否连接到 CSIRX？

此致、

Brijesh

您好、 Brijesh：

我的 CSI TX 参数如下所示：

H 激活：1280 像素  

V  ACTIVE：960 线

H blank：310 像素  

v 空白：290 行

 通道速度：477Mbps

2 通道  

(1280+310)*(960+290)* 2*30*8/2=477Mbps

哪个组件正在馈送至 CSITX？ 它最终是否连接到 CSIRX？<=== 您是指我们的视频芯片在硬件中所用的东西吗？

——
谢谢。
此致。 

您好、 Brijesh：

感谢您的回复和等待您的 r5f 计时器补丁文件.

顺便说一下、我们可以使用 GPIO 中断(从 ub960生成的33ms fsync 到 TDA4)来 触发 csitx 回调 吗？

——
谢谢。
此致。 

Terry、您好！

在发生计时器中断时可以触发 DMA、因此、尽管可以这样做、但默认情况下 SDK 不支持它、而且我不确定缓冲区在中断发生时是否准备就绪。  

此致、

Brijesh

Terry、您好！

还有其他关于该主题的问题吗？  

此致、

Brijesh

您好、 Brijesh：

感谢您的支持、我们在此主题中没有其他问题。

谢谢。