[参考译文] AM6421：内核 R5 0_0和内核 R5 0_1之间有多个不同优先级的 IPC ISR

admin

Other Parts Discussed in Thread: AM6421

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1444979/am6421-more-than-1-ipc-isr-of-different-priorities-between-core-r5-0_0-and-core-r5-0_1

器件型号：AM6421

工具与软件：

您好！

我使用的是 AM6421。应用需要3个或更多 IPC 为内核 R5 0_0接收不同优先级的中断、才能接收来自内核 R5 0_1的消息。

SDK 中的 IPC_NOTIFY 或 IPC_rpmsg 是否可用于此应用？ IPC_NOTIFY 或 IPC_rpmsg 是否支持多个 IPC 中断、内核 R5 0-0具有不同优先级？

如果 IPC_NOTIFY 或 IPC_rpmsg 不支持此应用程序、如何实现？此类应用是否有示例？

谢谢你

11 个月前

0 admin 11 个月前

TI__Guru**** 2482225 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Pian：

感谢您的提问。

[quote userid="522797" url="~/support/processors-group/processors/f/processors-forum/1444979/am6421-more-than-1-ipc-isr-of-different-priorities-between-core-r5-0_0-and-core-r5-0_1应用程序需要3个或更多 IPC 来接收不同优先级的中断、以便内核 R5 0_0接收来自内核 R5 0_1的消息。 [报价]

您能详细说明一下吗？

您正在从 R5F0-1发送消息并在 R5F0-0上接收消息。为什么同一个任务需要3个中断？

R5F0-0内核上的单个中断是否不满足要求？

此致、

Tushar

0 admin 11 个月前

TI__Guru**** 2482225 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Tushar：

R5F0-0内核上的单个中断无法满足要求。

R5F0-1以不同的频率向 R50-0发送3条命令。命令1每1ms 发送一次、命令2每10ms 发送一次、命令3每50ms 发送一次。

当 R5F0-0收到命令时、它应该相应地进行响应。收到命令1时、R50-0将立即执行任务1。当接收到命令2时、R5F0-0将执行任务2、而当接收到命令3时、R5F0-0将执行任务3。每当接收到命令1时、任务1具有最高优先级、而任务3具有最低优先级。这就是需要具有不同优先级的3次中断的原因、并且必须能够嵌套中断以满足要求。

它用于实时控制、因此实时在该应用中非常重要。这就是使用中断的原因。

我们如何满足 AM6421中的要求？

0 admin 11 个月前

TI__Guru**** 2482225 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Tushar：

对此申请有何建议？

0 admin 11 个月前

TI__Guru**** 2482225 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Pian：

目前、IPC 驱动程序的编写方式使您无法从另一个内核(比如 R5F0-1)为单个内核(比如 R5F0-0)生成多个接收中断。如果中断是使用不同的内核(例如 R5F0-1、R51-0)生成的、则可以为单个内核(例如 R5F0-0)生成多个中断。

请参阅下图。

希望上述问题得到澄清。

此致、

Tushar

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] AM6421：内核 R5 0_0和内核 R5 0_1之间有多个不同优先级的 IPC ISR