请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM623 工具与软件：
方框图中的 PCLK 方向是否错误？ 它应该是输出。
在如图12-452所示的方框图中、应该有一个 PLL 的时钟源。
在 TRM 中、DSS 有两个时钟、但没有 DSS 方框图具有两个时钟、即使在时钟树工具中也是如此。
12.9.1.4.1.2 DISPC 时钟
DISPC 为其内部逻辑提供了一个时钟域、为每个视频端口输出提供了单独的时钟域。
DISPC 功能时钟(DSS_FUNC_CLK)用作内部逻辑时钟、还用作接口
DISPC 启动器和响应器端口的时钟系统互连。 此引脚上没有内部除数
进行采样。
DISPC 像素时钟(DPI_x_IN_CLK)用作 OLDITX0的 DISPC 视频端口输出的时钟
和 OLDITX1模块(VP1像素时钟 DPI_0_IN_CLK)或用于并行显示接口(VP2像素时钟
DPI_1_IN_CLK)。 像素时钟上没有内部分频值。
DSS_FUNC_CLK 时钟的频率必须大于或等于 DPI_x_IN_CLK 时钟、这样才能正常工作
才能使 DISPC 内部逻辑正常运行。 DPI_x_IN_CLK 时钟的频率取决于
输出显示分辨率和所需的帧速率。 有关支持的最大额定频率、请参阅
数据表中找到。
