工具与软件：
您好！
我正在尝试对 UART 的超限错误进行仿真、以测试错误处理。 我在 FIFO 轮询模式下使用 UART。 在初始化期间禁用硬件流控制(自动 CTS 和自动 RTS)。
很遗憾、根据 TRM 中的以下说明、我无法产生此错误。
您能解释一下我如何 产生此错误吗？ 当 RX FIFO 已满或移位寄存器时是否会发生该错误？ TRM 中的说明未清楚地说明这一点。
我还在 TRM 的第1578页找到了一条声明："如果未启用自动 CTS 和自动 RTS、如果发送数据速率超过 RX FIFO 延迟、就会发生溢出错误。"
这里的 RX FIFO 延迟是什么意思？
此致、
Vivek
尊敬的 Vivek、
很抱歉这么晚才回复。 In
当 RX FIFO 已满或移位寄存器时是否发生此错误
对于此错误的发生、二者都是 RBR (非 FIFO 模式)/RXFIFO (FIFO 模式) 和 RSR (移位寄存器) 必须已满。
Unknown 说：]我还在 TRM 的第1578页找到了一条声明-"如果未启用 Auto-CTS 和 auto-RTS、如果传输数据速率超过 RX FIFO 延迟、就会发生溢出错误。"
传输数据速率越高、传输延迟越小 . 因此、如果 Rx FIFO Latency > Transmission latency, 则会产生溢出错误。
[quote userid="630825" url="~/support/processors-group/processors/f/processors-forum/1451472/dra829v-uart-fifo-polling-mode---overrun-error 您能解释一下我如何 产生此错误吗?将波特率增加到115200bps 的高波特率 理想情况下可以重现该问题。 除此之外、 增加接收器 FIFO 触发电平(FCR 寄存器的 RXFIFTL 位) 也会增加 overrun 误差的可能性。
