• 状态 Resolved
  • 已锁定 已锁定
  • 回复 12 回复
  • 订户 0 订户
  • 视图 584 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320C6652：TMS320C6652处理器 L1D、L1P 和 L2存储器的错误检测机制

admin
Guru**** 2482105 points
Other Parts Discussed in Thread: TMS320C6652

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1450819/tms320c6652-error-detection-mechanism-of-l1d-l1p-and-l2-memories-of-tms320c6652-processor

器件型号：TMS320C6652

工具与软件：

您好！

我将尝试推导出如果 TMS320C6652的 L1D 存储器中存在一个或两个位错误、则会对使用 TMS320C6652处理器的系统的影响。 此 TI 处理器的 L1D 是否包含错误检测逻辑？

根据 TMS320C66x DSP 文献编号：SPRUGW0C 2013年7月 CorePac 中的描述、错误检测逻辑包含在 L1P 中、错误检测和校正逻辑包含在 L2存储器中。 但是、本手册并未讨论 L1D 存储器保护。

谢谢！

Lakshmi

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    负责的工程师目前不在办公室、直至12月17日。 请预计响应会有延迟。

    谢谢。

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的答复。 我将等待相应工程师的响应。

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的关注。 工程师将于12月17日回来。

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Praveen Rao：

    我还能获得下列问题的答案吗？

    • L1D 是否受奇偶校验/ECC 保护？  您能否提供单位错误(SEU)对 L1D 的影响？
    • TMS320C6652CZHA6处理器是否单独对触发器提供任何保护？ 我在用户手册中找不到该内容

    谢谢！

    Lakshmi

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我们已通知支持此主题的专家、他将于12月17日回来、因此我们请您耐心等待。

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Lakshmi

    有。

    它也适用于 C6652。

    C66x 指南适用于所有 C66x、包括 C6652。

    ——

     https://www.ti.com/lit/ug/sprugw0c/sprugw0c.pdf 中给出了 C66x CorePac L1P 和 L2存储器的错误检测和校正(EDC)机制

    也适用于 C6652。"

    此致

    Shankari G.

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Shankari G、

    感谢您的响应。

    我已经浏览过 sprugw0c.pdf。 但我没有在 L1D 存储器中部署错误机制。 我需要您对以下问题的专家意见：

    • L1D 是否受奇偶校验/ECC 保护？  您能否提供单位错误(SEU)对 L1D 的影响？
    • TMS320C6652CZHA6处理器是否单独对触发器提供任何保护？ 我在用户手册中没有找到

    谢谢！

    Lakshmi

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Lakshmi

    据我所知、这些信息是专有的。

    并且不会在数据表/用户手册中提供。

    TMS320C6652CZHA6 属于 C66xx 系列、无论 https://www.ti.com/lit/ug/sprugw0c/sprugw0c.pdf"中给出的 C66x CorePac L1P 和 L2存储器的错误检测和校正(EDC)机制中提供的机制是什么、都是相同的。

    Unknown 说：
    您能提供单位错误(SEU)对 L1D 的影响吗？

    这取决于数据的使用情况。 通常、即使是 single-bit 错误也不能容忍、因为结果在软件应用中也会是错误的。

    此致

    Shankari G.  

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的响应、

    我的问题没有得到如下响应。 您能否对他们作出回应？

    • L1D 是否受奇偶校验/ECC 保护？  
    • TMS320C6652CZHA6处理器是否单独对触发器提供任何保护？  

    谢谢！

    Lakshmi

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Lakshmi

    我已经在第一行回答了您的问题。

    请重新阅读此帖子。

    ——

    更多信息：-  

    https://www.ti.com/lit/ug/sprugw0c/sprugw0c.pdf

    1.2.10内存保护体系结构(MPA)

    C66x CorePac 为其本地存储器(L1P、L1D 和 L2)提供存储器保护支持。 系统级内存保护是特定于器件的、并不是在所有器件上都提供。 更多信息请参见具体器件的数据表。 存储器保护在全局范围内定义、但在本地实现。 因此、为整个 C66x CorePac 定义了整体保护方案、但每种资源都实现了自己的保护硬件。 这种分布式存储器保护方法意味着您只需学习一种存储器保护接口、C66x 的灵活性足以支持未来的外设和存储器。 为了实施存储器保护方案、存储器映射分为多个"页"、每个页都有一组相关的权限。 无效访问被发出异常信号、并通过存储器故障寄存器报告给系统。 此外、MPA 还支持特权模式(主管和用户)和内存锁定。 由于存储器保护方案是分布式实施的、因此第10-1页的第10章描述了总体定义。 有关 MPA 实施的具体详细信息、请参见每个资源的章节。

    ——

    10.2内存保护架构10.2.1内存保护页面

    C66x 存储器保护架构将 DSP 内部存储器(L1P、L1D、L2)分为页面。 每个页面都有一组关联的权限。 第10.2.2节及其子节介绍了权限集。 存储器通常具有2的幂页大小。 L1和 L2存储器页的大小特定于器件。 更多信息请参见具体器件的数据表。 10.2.2权限结构内存保护架构在一个16位权限条目中定义了一个包含两个权限字段的每页权限结构。 图10-1显示了权限条目的结构。

    ——

    参考设计-数据表

    ================

    7.2存储器保护

    内存保护使操作系统能够定义谁或哪些人有权访问 L1D、L1P 和 L2存储器。 为了实现这一点、L1D、L1P 和 L2存储器被分成页面。 有16页 L1P (每个2KB)、16页 L1D (每个2KB)和32页 L2 (每个16KB)。 C66x CorePac 中的 L1D、L1P 和 L2存储器控制器配备了一组寄存器、用于指定每个存储器页的权限。 可以为每个页面分配完全正交的用户和主管读取、写入和执行权限。 此外、页面可以标记为本地可访问(或两者)或全球可访问。 本地访问是指 DSP 对 L1D、L1P 和 L2的直接访问、而全局访问由 DMA (IDMA 或 EDMA3)或其他系统主控器发起。 EDMA 或 IDMA 传输被 DSP 编程为全局访问。 DSP 和器件上的每个系统主控器都被分配有一个特权 ID。 可以指定内存页是本地访问还是全局访问。 内存保护页属性寄存器的 AIDx 和 LOCAL 位指定内存页保护方案、请参阅表7-1。

    此致

    Shankari G.

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的答复。

    不确定您的回答是否是我的2个问题(如下所示)的直接答案。

    • L1D 是否受奇偶校验/ECC 保护？  
    • TMS320C6652CZHA6处理器是否单独对触发器提供任何保护？  

    我可以总结一下、 L1D 不受奇偶校验/ECC 保护、并且处理器也 没有单独对触发器进行任何保护吗？

    谢谢！

    Lakshmi

     

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Lakshmi

    Unknown 说：
    L1D 是否受奇偶校验/ECC 保护？  [报价]

    LID 根据 C6652和 C66x CORE PAC 用户指南数据表中提供的信息进行保护。

    Unknown 说：
    TMS320C6652CZHA6处理器是否单独对触发器提供了任何保护？  [报价]

     C6652处理器具有存储器保护架构和包含 L1D 和 L1P 的单元。

    数据表中未提供/提供的信息可能为 TI 的"专有"信息。

    一般来说,我认为,关于任何话题的结论是主观的人...

    此致

    Shankari G.

    [/quote]