请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SK-AM62P-LP 工具与软件：
由于线程已锁定、但问题仍然存在、请继续执行我针对该线程的请求：
放在一起 中的说明 DDR 焊球封装延迟在 DDR 应用手册中列出 、www.ti.com/.../sprad66,there 应该是所有其他 CPU 高速接口焊球(例如 SD/MMC、DSI、LVDS、RGMII 等)的封装延迟
为了实现高速接口长度匹配、对我们来说、为所有 CPU 焊球提供封装延迟至关重要。 例如、在 AM62x 中、某些 CPU I/F 焊球在具有相同接口的焊球之间具有偶数~20ps 的内部延迟差。 长度匹配时必须考虑到这一点。
通常、提供一个内部封装延迟文件( AM62x 中就是如此)。 EVK 参考.BRD 布局文件中没有包含 CPU 焊球的内部封装延迟值、因此无法从该文件中提取这些值。
1.是否可以为所有其他 CPU 焊球提供 CPU 封装延迟？
2.能否 向 专家确认 这些确实是 SK-AM62P-LP 布局中使用的延迟？
由于这一问题已有很长时间未能解决、请您加快此问题
谢谢！
Jhon
