This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1454170/am6411-do-we-have-layout-guide-for-serdes-differential-clock-length-limitation
工具与软件：
您好、亲爱的专家
遵循标题说明、
我们已参考本文档。
https://www.ti.com/lit/an/spraar7j/spraar7j.pdf?ts = 1734661985352&ref_url=https%253A%252F% 252Fwww.ti.com%252Fproduct%252Fzh-tw % 252FAM6411
我们是否有关于 SERDES 差分时钟长度限制的布局指南？
谢谢你
Gibbs
您好、Gibbs、
谢谢你。
关于 SERDES0、我希望您能了解 USB3或 PCIe 要求。
您是否看过 Sitara 高速设计文档？
此致、
Sreenivasa
请参阅以下内容。
https://www.ti.com/lit/pdf/spraar7
