This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[FAQ] [参考译文] [常见问题解答] AM6442:LVCMOS 缓冲器的行为是怎样的

Guru**** 2483845 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1443807/faq-am6442-how-does-lvcmos-buffer-behavior

器件型号:AM6442

工具与软件:

你(们)好

我还有一个问题

  https://e2e.ti.com/support/processors-group/processors---internal/f/processors---internal-forum/1435716/am6442-specification-of-output-voltage-of-lvcmos

 

以上内容是概要

  

客户正在尝试将 LVCMOS 输出引脚与1.8VMODE 一起使用、但最大 vol 值为0.45V (IOL = 3mA)、这个值是一个高额定值、并且如果按照原样解释了电气特性、那么该设计不起作用。

   

  

然后我得到了如下答案。

只要 IOL 小于3mA、为 VOL 定义的最大限值就有效;只要 IOH 小于3mA、为 VIH 定义的最小限值就有效。

数据表指出、输出缓冲器能够灌入高达3mA 最小 IOL 电流的电流、低电平输出电压将保持小于为 VOL 定义的最大值0.45V、 输出缓冲器能够拉取高达3mA 最小 IOH 电流的电流、高电平输出电压将保持 大于为 VOH 定义的最小值(VDD - 0.45V)。

  

我知道 TI 的保证值在以上。

电路如何用作 LVCMOS 缓冲器?

如果连接了外部 PD 电阻器或输入缓冲器并且低侧 FET 导通、而 AM64输出为低电平、那么电流是否无法驱动?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当驱动为高电平时、输出缓冲器将从相应 VDD IO 电源轨向外部连接拉出电流、或   在驱动为低电平时从外部连接灌入电流至 VSS。 信号电压将取决于拉电流 或灌电流。  我们在数据表中定义的唯一数据点适用于高达3mA 的电流、其中、 只要灌电流小于3mA、信号电压将保持小于0.45V 的最大 VOL  值、只要拉电流小于3mA、信号电压将保持大于(VDD - 0.45V)的最小 VOH 值。 随着电流减小、输出缓冲器上的内部压降将减小。  典型的 LVCMOS 输入缓冲器只有几 uA 的输入漏电流、需要由输出缓冲器驱动 该电流以保持有效的逻辑状态。  外部拉取、内部拉取或者外部和内部拉取的组合很可能会 产生 比所有连接的输入缓冲器大得多的负载。

    我们提供了输出缓冲器的 IBIS 模型、可用于确定数据表中未定义的工作条件下产生的信号电压。

       如果要连接的器件需要大于(VDD - 0.45V)最小 VOH 值或 小于0.45V 最大 VOL 值的逻辑低信号电压、则需要创建表示特定实现的仿真环境、并使用每个器件的 IBIS 文件确定特定系统实现的稳态信号电压。

    此致、
    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您发送编修。