[参考译文] AM625：专用每核 L2高速缓存

admin

Guru**** 2013580 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：AM625

工具与软件：

您好！

我们正在 AM62x 上测试 RTLinux、并需要为各个内核分配 L2高速缓存、以防止线程覆盖来自其他内核/线程的高速缓存。是否有办法在 AM62上实现此功能？
据我们所知、Cortex-A53没有此功能、而 A55没有此功能。是否实施了权变措施？

谢谢、此致、
Ambroise

0 admin 4 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Ambroise、

您能详细介绍一下这个问题背后的"原因"吗？客户是否看到特定行为并尝试更改该行为？如果是、这是什么行为、它们运行了什么测试等等

此致、

Nick

0 admin 4 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

[报价用户 id="386412" url="~/support/processors-group/processors/f/processors-forum/1459749/am625-private-per-core-l2-cache 通过我们了解到 Cortex-A53没有此功能

正确。 A53具有一个统一的 L2高速缓存、没有任何对其进行分区的机制。这适用于所有单个群集 A53。 https://www.ti.com/product/AM6548等多群集器件在群集之间具有硬硬件分区。

其中 A55具有该文件。

A55为每个内核提供专用 L2配置选项。第一个共享高速缓存(L3、如果 L2配置为0KB、则为逻辑 L2)再次共享、不可分区。 ARM world 在 A55之后推出了具有称为 MPAM https://developer.arm.com/documentation/107768/0100/Overview 的功能的缓存分区

是否实施了一种变通办法？

https://www.lynx.com/embedded-systems-learning-center/what-is-cache-coloring 是一种权变措施。但正如您所看到的 Linux 上游、Linus 本人基本上反对这种方法。但在 Linux 下、您仍然可以通过管理程序来实现它。 TI 没有计划直接从 TI 提供此类产品。

实际上、在非综合临界情况下、使用 RT Linux 的四核 A53的性能相当好、最坏情况下的中断延迟低于100us。请参阅 https://www.osadl.org/Latency-plot-of-system-in-rack-e-slot.qa-latencyplot-res6.0.html?shadow=1 。

Pekka

处理器（参考译文帖）(Read Only)