[参考译文] J784S4XEVM：如何从 SERDES 生成测试图形(PRBS)？

Thibaut,

10G 以太网正常运行的问题是什么？ 我们在内部验证了10G USXGMII 在发布前可以正常工作。

没错、我们确实能够在 SERDES TX 中生成 PRBS 图形。

偏移量为0x4000+(A*0x400)+0x280；A= 0...3。

而且、片上眼图具有估算眼图的功能、是的、它适用于所有 SERDES 和所有比特率；不过我还没有对 PCIe 本身进行测试。

Shreyas,

感谢您的回答。 10G 以太网问题已在另一篇文章中与我的同事一起处理：

(1) J784S4XEVM：如何配置用于10G XFI 的时钟-处理器论坛-处理器- TI E2E 支持论坛

从根本上说、我们可以使 Jacinto 将数据循环到其自身、但无法使其与外部器件(如以太网交换机或 Phy 到 BASE-T 连接器)进行通信。 我们目前正在研究潜在的协议问题。

是否有任何文档和/或工具可以使用片上眼图？

谢谢、此致、

Thibaut

如果您有您的电子邮件、请私下分享、我可以将代码发送给您。

您是否曾尝试过使用1G、是否可以顺利使用？ 仅10G 串行器/解串器有问题？

基准时钟频率是多少？ USXGMII 支持156.25MHz 参考时钟。

我们在 SGMII 模式下成功使用了1G、在 USXGMII 模式下不成功。

REF 时钟由 AM69 @156.25MHz 在内部生成。

在10G、我们检查了 地址0x0C00 0074处的寄存器 XGMII1_LINK、该寄存器值为1、这意味着 XGMII1已启动。 但我们不确定该位实际上涵盖了什么。 我们要弄清楚这是否意味着检测到某种活动、或者 Rx CDR PLL 是否成功锁定、某种协议握手成功或类似情况。 有什么想法吗？

谢谢、此致、

Thibaut

Thibaut,

您可以在 SERDES 偏移0xe000位23/22处检查内部 PLL1和 PLL0是否已锁定。 不使用的 PLL1可能不会被锁定、但 PLL0应该被锁定。

如果您也可以分享您的电子邮件、或者向我发送电子邮件 Shreyas.Rao (位于 TI.com)。

我还将在内部讨论这一点、并会进行接洽。