This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRA829J-Q1:PCIe 处理器时钟输出信号的仿真模型

Guru**** 2478765 points
Other Parts Discussed in Thread: TDA4VM

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1461061/dra829j-q1-simulation-model-s-for-pcie-processor-clock-output-signals

器件型号:DRA829J-Q1
主题中讨论的其他器件:DRA829TDA4VM

工具与软件:

您好、TI 团队:  

我想对处理器的 PCIe 接口进行仿真。 我具有所需的串行器/解串器封装 S 参数(J721E_SerDes_pkg_s-params_v191008)、串行器/解串器 IBIS-AMI 模型(J721E_SerDes_IBIS-AMI_v191030)和常规 IBIS 模型(j721e_dra829_tda4vm.ibs)。 但我无法在这些封装中找到 PCIe 时钟引脚(PCIe_REFCLK2P/AD12、PCIe_REFCLK2N/AE11等)的任何仿真模型。 也许我忽略了一些东西。

希望您能帮我、帮我找到这些模型。  

此致、

Jürgen μ A