This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRA821U:双时钟 SPI 总线

Guru**** 2478765 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1460571/dra821u-double-clocking-spi-bus

器件型号:DRA821U
主题中讨论的其他器件:DRA821

工具与软件:

嗨、团队:

我的客户想知道是否可以对 SPI 总线进行双倍计时以实现更大的带宽。

在本例中、DRA821是主设备、它直接连接到 FPGA、他们希望添加第二个时钟、基本上使速度加倍。  

他们是否能够做到这一点?如何做到这一点?

谢谢!

Luke

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Luke:  

    在这里咨询几位其他专家、看看以前是否见过这种情况。 感谢您的耐心等待。

    此致、

    Matt

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Luke:

    在与团队核实后、我确认这是不可能的。 您不能仅仅添加时钟来使带宽加倍;但是、您可以并行运行第二条 SPI 总线。

    此致、

    Matt