请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM4376 工具与软件：
您好、专家
我们计划使用 GPMC 实现 CPU 和 FPGA 之间的总线连接、
但是、某些地址线与 DSS (DisplaySubSystem)的某些数据线相冲突、
而且其他引脚上没有任何功能分配。
必须使用由 CPU 进行的 LCD 控制和使用 FPGA 的器件配置。
我们正在考虑以下政策、但使用该政策是否有问题？
μ C・的引脚(GPMC_A12至 A19、A26和 A27)用作 DSS 并连接至 LCD。
・非冲突引脚(GPMC_A0至 A11、A20至 A25)连接到 FPGA。
・FPGA 地址总线用作18位总线、A0到 A11和 A20到 A25并排。
或者、一条从 A0到 A27的28位总线、但 GND 连接应支持 A12到 A19、A26和 A27、
等、应提供地址映射上不可用的区域。
此致、
Hidekazu