• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 60 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TDA4VM：CPSW2G：优先级(0 - 7)最大发送数据包长度寄存器使用情况需要详细信息

admin
Guru**** 2473270 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1466074/tda4vm-cpsw2g-priority-0---7-maximum-transmit-packet-length-register-usage-details-needed

器件型号：TDA4VM

工具与软件：

尊敬的 TI：

希望你们做得好。

我对 优先级最大发送数据包长度寄存器(例如 CPSW_TX_PRI0_MAXLEN_REG)的使用有一些问题。 我使用 CPSW2G。 问题如下：

  1. 为什么 CPSW_TX_PRI0_MAXLEN_REG 的复位值为0x7E8而不是0x5EE、而 最大接收数据包长度寄存器(CPSW_P0_RX_MAXLEN_REG)为0x5EE？
      TI 是否有意以不同方式配置了两个寄存器(CPSW_TX_PRI0_MAXLEN_REG 和 CPSW_P0_RX_MAXLEN_REG)的复位值？ 如果是、为什么？

  2. 为什么我们有8个 最大优先级发送数据包长度寄存器？ 它们的用途是什么？

期待收到您的回复。

此致、
Hasan Aarzoo

  • 0
    TI__Guru**** 2473270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    哈桑、您好！

    [报价用户 id="557709" url="~/support/processors-group/processors/f/processors-forum/1466074/tda4vm-cpsw2g-priority-0---7-maximum-transmit-packet-length-register-usage-details-needed "]
    1. 为什么我们有8个 最大优先级发送数据包长度寄存器？ 它们的用途是什么？

    [报价]

    因此、这些是针对优先级最大长度寄存器的。 在某些情况下、您可能不想在某个较高的优先级上传输较大的数据包。 这些寄存器将帮助强制执行该操作。

    [报价 userid="557709" url="~/support/processors-group/processors/f/processors-forum/1466074/tda4vm-cpsw2g-priority-0---7-maximum-transmit-packet-length-register-usage-details-needed "]它是   TI 有意以不同方式配置的两个寄存器(CPSW_TX_PRI0_MAXLEN_REG 和 CPSW_P0_RX_MAXLEN_REG)的复位值吗？ 如果是、为什么？

    我不能肯定这一点。 但是、由于 Rx 寄存器必须根据 MTU 大小进行配置、因此它们会被调整为使用 1500的标准 MTU。 而  CPSW_TX_PRIN_MAXLEN_REG 不受 MTU 变化控制、因此保持在硬件最大值。

    此致、
    Tanmay