This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRA829J:CPSW9G 中断概述

Guru**** 2455560 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1484583/dra829j-cpsw9g-interrupt-overview

器件型号:DRA829J

工具与软件:

您好!

我试图更好地了解 CPSW9G 的中断处理。 我们 在原生以太网配置下运行 CPSW9G。

在从 CPU 出口时、主机端口 p0的 RX 计数器增加(p0_net_octits)。 由于 p0正在接收来自 CPU 的数据包、因此这是合理的。 然后、此数据包将增大其所在交换机端口的 TX 计数器。

根据优先级、触发相应的 TX 中断(例如、PRIO 6使用 c000000.ETHERNET-TX6 )。 该中断是何时触发的? 判断数据包何时离开 CPU?

在开关侧、p0只有一个 RX 队列。 CPU 侧的 CPU 和交换机之间是否有更多物理 TX 队列?

此致、

Matthias

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    Unknown 说:
    从 CPU 出站时、主机端口 p0的 RX 计数器增加(p0_net_octits)。 由于 p0正在接收来自 CPU 的数据包、因此这是合理的。 然后、该数据包将增加其所在交换机端口的 TX 计数器。

    是的、您的理解是正确的。

    根据优先级、触发相应的 TX 中断(例如 prio 6使用 c000000.Ethernet-TX6 )。 该中断是何时触发的? 数据包何时离开 CPU?[/QUOT]

    此时数据包被 DMA TX-6通道复制到主机端口 Rx FIFO。
    将帧成功复制到 CPSW 后、DMA 通道提供中断。

    [quote userid="597676" url="~/support/processors-group/processors/f/processors-forum/1484583/dra829j-cpsw9g-interrupt-overview p0在交换机端只有一个 RX 队列。 CPU 侧的 CPU 和交换机之间是否有更多物理 TX 队列?

    无 TX 队列、带 CPU 和交换机。
    如上所述、中断由 TX DMA 通道生成、CPSW 有8个 Tx 通道、默认情况下每个通道映射到不同的优先级。

    此致、
    Sudheer

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的快速回复。 这为我清除了一切。