请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1480266/am3352-ddr3-design
器件型号：AM3352工具与软件：
您好！
我正在使用 AM3352BZCZ30和4Gbit 16位 DDR3存储器(D2516ECMDXGJD-U)设计 PCB、这也受益于 ODT。 我有三个问题。
首先、在查看了 TI 的开源原理图文件之后、我注意到他们为 DDR2存储器使用端接电阻器、而不是用于 DDR3。 我想知道我是否也应该将它们用于 DDR3？
其次、数据表建议应在同一层或最多两层上进行 DDR 布线。 但在它们的文件中、我看到它们将信号穿过不同的层。 这是否可以接受？ 例如、我可以在顶层和底层布线数据线、在顶层和内层布线地址线、还是应该遵循特定配置？
最后、我看到 DQS0、DQSN0和 DQS1、DQSN1是差分对、但在它们的文件中、它们没有被定义为差分对、而是分别进行布线和不耦合。 我应该在设计中如何处理此问题？
此致、
