请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM6442 工具与软件：
您好！
这是我两年前提出的旧问题的后续问题。
根据 PCIe 规范、在主机取消置位 PCIe 复位后最长20ms、PCIe 端点器件必须准备好进行链路训练。 在电源正常后、主机必须将 PCIe 复位置为有效至少100ms。 这意味着 AM64xx 必须在电源正常后最长120ms 准备好进行链路训练。
在我的最后一个问题中、已确认 PCIe EP 引导模式(来自 ROM)下的 AM64xx 确实符合120ms 链路训练时序要求。 但这并没有多大帮助、因为应用的 PCIe 条配置很可能与 PCIe 引导加载程序条配置不同。 PCIe 引导模式的建议用例或工作流程是什么？ 如果应用程序更改了 PCIe 条配置、我假设 PCIe RC 必须重新启动链路训练(=必须重新启动主机 PC)。
AM64xx 的 PCIe 支持方面有很多进展、例如、PCIe EP 现在也通过 R5F 获得支持。
是否有关于时序要求的任何更新或新信息？ 是否可以通过 R5F 配置120ms PCIe EP？ 对于我们的应用、链路训练和 PCIe 配置空间就绪性(根据 PCIe 规范)是必需的。
非常感谢你的评分
大家好
Stefan
