[参考译文] AM62A7：从 SDK v9.1.0更新到 v10.1.0：内核未加载

您好！  

在 u-boot 中、中定义了内存管理区域  arch/arm/mach-k3/arm64-mmu.c 如下所示、  

struct mm_region k3_mem_map[] = {
    {
        .virt = 0x0UL,
        .phys = 0x0UL,
        .size = 0x80000000UL,
        .attrs = PTE_BLOCK_MEMTYPE(MT_DEVICE_NGNRNE) |
             PTE_BLOCK_NON_SHARE |
             PTE_BLOCK_PXN | PTE_BLOCK_UXN
    }, {
        .virt = 0x80000000UL,
        .phys = 0x80000000UL,
        .size = 0x1e780000UL,
        .attrs = PTE_BLOCK_MEMTYPE(MT_NORMAL) |
             PTE_BLOCK_INNER_SHARE
    }, {
        .virt = 0xa0000000UL,
        .phys = 0xa0000000UL,
        .size = 0x60000000UL,
        .attrs = PTE_BLOCK_MEMTYPE(MT_NORMAL) |
             PTE_BLOCK_INNER_SHARE
    }, {
        .virt = 0x880000000UL,
        .phys = 0x880000000UL,
        .size = 0x80000000UL,
        .attrs = PTE_BLOCK_MEMTYPE(MT_NORMAL) |
             PTE_BLOCK_INNER_SHARE
    }, {
        .virt = 0x500000000UL,
        .phys = 0x500000000UL,
        .size = 0x380000000UL,
        .attrs = PTE_BLOCK_MEMTYPE(MT_DEVICE_NGNRNE) |
             PTE_BLOCK_NON_SHARE |
             PTE_BLOCK_PXN | PTE_BLOCK_UXN
    }, {
        /* List terminator */
        0,
    }
};

和以上是 AM62A7处理器将使用的 MM_REGION 结构。  

我知道我必须删除以下区域、因为板上只有1个存储体和1GB RAM。

    {
        .virt = 0x880000000UL,
        .phys = 0x880000000UL,
        .size = 0x80000000UL,
        .attrs = PTE_BLOCK_MEMTYPE(MT_NORMAL) |
             PTE_BLOCK_INNER_SHARE
    },

但 AM62A7处理器的09.01.00 SDK 中不存在以下区域。  

    {
        .virt = 0xa0000000UL,
        .phys = 0xa0000000UL,
        .size = 0x60000000UL,
        .attrs = PTE_BLOCK_MEMTYPE(MT_NORMAL) |
             PTE_BLOCK_INNER_SHARE
    },

上述区域的用途是什么？ 我们是否需要在任何特定用例中使用该区域？

此致、

Jay

您好、Jay：

让我下周尽量把它复制到 EVM 上再给您。  

刘斌、您好！  

您是否能够在侧面再现相同的情况？ 您能否提供有关应保留哪个区域的信息？

谢谢

Jay

刘斌、您好！  

您是否在电路板成功启动后检查了 RAM 大小？

已在设备树中进行更改。 默认情况下、EVM 中的4GB RAM 为双组。 在您提到更改 DTS 文件时、您要将 RAM 从双组配置为单组。  

我认为、需要在中进行更改  am62ax_evm_a53_defconfig 如下所示。

--- a/configs/am62ax_evm_a53_defconfig
+++ b/configs/am62ax_evm_a53_defconfig
@@ -4,7 +4,7 @@ CONFIG_SYS_MALLOC_F_LEN=0x8000
 CONFIG_SPL_GPIO=y
 CONFIG_SPL_LIBCOMMON_SUPPORT=y
 CONFIG_SPL_LIBGENERIC_SUPPORT=y
-CONFIG_NR_DRAM_BANKS=2
+CONFIG_NR_DRAM_BANKS=1
 CONFIG_SOC_K3_AM62A7=y
 CONFIG_TARGET_AM62A7_A53_EVM=y
 CONFIG_HAS_CUSTOM_SYS_INIT_SP_ADDR=y

此外、还 需要根据组和 RAM 配置从 SysConfig 工具生成 k3-am62a-ddr-1866MHz-32位.dtsi 文件。 并且同样的组更改 也需要在 arch/arm/mach-k3/arm64-mmu.c 文件中进行。

因此、我想 DTS 文件中的直接更改不起作用。 我不知道为什么它在 EVM 中工作。 我觉得如果电路板只有1GB RAM、则可能只有 DTS 更改不起作用。  

我的理解是否正确？

此致、

Jay

您好、Jay：

我连接的控制台日志在 U-Boot 和内核日志中显示1GB 存储器。

Unknown 说：

我相信、中需要进行更改  am62ax_evm_a53_defconfig 文件如下。

不需要进行此更改。 它仅用于为存储器数据创建一个包含2个数组(NR_DRAM_Banks)的数组。 DTS 仅配置第一组、因此第二个数组元素的大小为0。

Unknown 说：

以及 k3-am62a-DDR-1866MHz-32B.dtsi 文件需要根据组和 RAM 配置从 SysConfig 工具生成。

我将询问我们的 DDR 专家如何更改 DDR SysConfig 中的排名大小、这一点我不熟悉。 我很可能只能在下周早些时候进行工作、因为到本周末、我有一份交付品。

Unknown 说：

并且同样的银行变更 也需要在 arch/arm/mach-k3/arm64-mmu.c 文件中完成。

我认为不需要更改 MMU 配置、我们经常让客户使用不同的 DDR 大小、我认为我们从未让他们更改 MMC 配置。

您好、Jay：

除了上面发布的 U-Boot 器件更改之外、我还在 SysConfig 工具中将 DDR 配置密度从8Gb 更改为2Gb、从而将 SK-AM62A-LP 的 DDR 大小从4GB 降低到1GB。 (新的 DDR 配置数据与 SysConfig 工具相比有许多其他更改、我在下面没有列出这些更改)、但我仍然可以引导到内核。

diff --git a/arch/arm/dts/k3-am62a-ddr-1866mhz-32bit.dtsi b/arch/arm/dts/k3-am62a-ddr-1866mhz-32bit.dtsi
index 35202651221d..583725ac95ca 100644
--- a/arch/arm/dts/k3-am62a-ddr-1866mhz-32bit.dtsi
+++ b/arch/arm/dts/k3-am62a-ddr-1866mhz-32bit.dtsi
@@ -1,18 +1,19 @@
 // SPDX-License-Identifier: GPL-2.0+
 /*
  * This file was generated with the
- * AM62Ax SysConfig DDR Configuration Tool for AM64x, AM625, AM623, AM62Ax, AM62Px v0.10.02
- * Tue Sep 17 2024 10:55:17 GMT+0530 (India Standard Time)
+ * AM62Ax SysConfig DDR Configuration Tool for AM64x, AM625, AM623, AM62Ax, AM62Px, AM62Dx v0.10.10
+ * Mon Mar 03 2025 09:47:34 GMT-0600 (Central Standard Time)
  * DDR Type: LPDDR4
  * F0 = 50MHz    F1 = NA     F2 = 1866MHz
- * Density (per channel): 8Gb
+ * Density (per channel): 2Gb
  * Number of Ranks: 2
- */
+*/
+
 
 #define DDRSS_PLL_FHS_CNT 5
 #define DDRSS_PLL_FREQUENCY_1 933000000
 #define DDRSS_PLL_FREQUENCY_2 933000000
-#define DDRSS_SDRAM_IDX 16
+#define DDRSS_SDRAM_IDX 14
 #define DDRSS_REGION_IDX 17