请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AFE7900EVM主题：AFE7900 中讨论的其他器件
工具/软件：
您好：
我正在尝试为我的工程在 VC707 和 AFE7900 EVM 板之间建立 JESD204B 通信链路。 我遵循了使用 Xilinx FPGA 的 AFE79xx SPI 启动指南用户指南。 尝试通过 SPI 协议传递 AFE7900 和 LMK 寄存器值、未建立连接并启用调试模式。 我没有从 AXI 四通道 SPI IP 内核获得 SCK_O 信号。 没有收到串行时钟信号的原因可能是什么。 此设置是否需要从 Vitis 端进行任何代码修改。 使用的时钟频率为 40MHz。 我在这里附上了 BD 和 ILA 图像。
谢谢 
