This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE7950:JESD 时钟逻辑时钟

Guru**** 2644745 points

Other Parts Discussed in Thread: AFE7950, LMX2820

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1563887/afe7950-jesd-clock-logic-clock

器件型号:AFE7950
主题: LMX2820 中讨论的其他器件

工具/软件:

尊敬的团队:  

关于 JESD 时钟 (SYSREF 和 REFCLK)、AFE7950 所需的可接受逻辑是多少。  

LVDS、LVPECL 或 HSDS

此致、  

Garima R.  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 TI 团队:  

    请注意紧急的这一查询。  

    此致、  

    Garima R.  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、

    AFE 不需要特定格式。 您可以选择满足数据表中概述的输入摆幅和共模(对于 SYSREF)要求的标准。

    此致、

    David Chaparro  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好  
    达到额定功率  
    1:对于系统参考、我从 LMX 器件 (LVDS) 中提供了它
    2:对于 REFCLK、所连接 LMX2820 的差分输出。 它不是 LVDS。 其来自 LMX2820 的输出直接连接到 AFE