This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS43060:TPS43060:影响 868MHz 天线的射频噪声

Guru**** 2782555 points

Other Parts Discussed in Thread: TPS43060EVM-199, TPS43060

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1596215/tps43060-tps43060-rf-noise-affecting-868-mhz-antenna

部件号: TPS43060

TI 团队大家好、

我正在对使用 TPS43060RTER 作为 15V→24V 升压转换器(高达 2A)的电路板上的辐射噪声问题进行故障排除。

image.png

该系统包含一个 868MHz 射频收发器、升压转换器会产生强大的干扰、从而显著降低天线性能。 即使没有负载、转换器也会产生强大的宽带噪声、并且施加负载不会大幅改变 EMI 水平。

使用近场探头、最高发射峰值在 120MHz 附近  

image.png

在升压电感器区域周围检测到最强的磁场。
原始电感器是 TMPC1265HP-100mg-D、我还测试了屏蔽电感器 (SRR1280-100M)、但这没有明显降低干扰。

在低侧 MOSFET 栅极 (AOD66406) 上、波形显示恰好在开启时有很强的负骤降。

image.png

 此下降比我在官方 TPS43060EVM-199 上观察到的深度要深得多

image.png
这看起来像是过度的振铃或栅源反弹、可能会产生高频辐射、并可能与 120MHz 峰值相关。

我尝试过的方法:

添加 10 Ω 栅极电阻器→Ω 会略微减少振铃、但负骤降仍然存在。

image.png

添加 SW 节点缓冲器 (R = 1 Ω、C = 100 pF)→无显著改善。

由于 120MHz EMI 峰值与示波器上看到的振铃频率相匹配、因此我怀疑栅极波形可能是主要的辐射源。

我的问题:

TPS43060 在正常导通期间、这种向下“踢“ MOSFET 栅极、还是表明存在寄生电感/耦合或布局问题?

2.这种栅极节点行为是否实际上是造成强 868MHz 干扰的主要原因?

是否有抑制这种影响的建议 — 栅极电阻器调优,附加缓冲器或检查元件?

谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 Sergii、
    感谢您使用 E2E。
    我们将在本周结束前查看并回复您。
    此致、
    Johannes

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 Sergii、

    感谢您对问题的详细描述。

    我同意大家的看法、栅极信号振铃是 EMI 行为不佳的很可能根本原因。
    关于您的问题:

    1.在您的设计中,这种下冲水平异常高。 尤其是当信号回到 MOSFET 的使能阈值以下时、它可能会导致 FET 第二次意外切换。
    寄生耦合和布局问题可能是导致这种情况的根本原因。

    2.是的。

    3.我的第一个建议是减少栅极电阻器和缓冲器的振铃,你已经尝试了。
    栅极电阻器似乎已经提供了一些小的改进。
    关于缓冲器、您可以考虑调整值以匹配谐振频率。 我们的 Power Stage Designer 中提供了缓冲器计算器工具:
    https://www.ti.com/tool/POWERSTAGE-DESIGNER
    在原理图中、我注意到 BST 电容器大于所需电容、电容为 1uF (C75)。 我们通常建议 BST 电容器的尺寸至少比 VCC 电容器 (4.7uF) 小十倍频程、以避免潜在的 VCC 压降。 因此、100nF 应该已经足够了。
    但是、这可能与当前的主要问题无关。

    您是否愿意通过 GND 和 SW 共享您的布局文件、尤其是 HDRV 和 LDRV 栅极驱动器路径的结构以及对应的返回路径?

    谢谢、此致、
    Niklas

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Niklas、

    感谢您的快速答复和有用的建议。

    根据要求、我附上了布局文件以供您查看。

    e2e.ti.com/.../TI_5F00_TPS43060_5F00_v3.zip

    此致、

    Sergii

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Sergii:

    感谢您的快速答复。
    在浏览布局文件时、我发现了两个主要要点:

    -栅极驱动器走线和相应的返回路径彼此靠近,这是好的,但路径直接低于电感器的磁场。
    这就存在电感器的寄生效应耦合到栅极驱动器线路的风险。

    - VSYS、GND 和+24V 多边形上的封装都使用散热垫。 这使得焊接更容易、但在噪声方面要差得多。
    在开关节点平面 (NETC65_2) 上有没有中断的实心焊盘、这很好。 我建议对属于功率级的所有其他元件执行相同的操作。 尤其是 MOSFET、陶瓷电容器和缓冲器。

     

    电感器、MOSFET 和 IC 的元件放置在我看来可以正常。

    此致、
    Niklas