[参考译文] AFE7950：Rx DSA 增益/相位校准宏误差

我正在共享执行 RX DSA 校准时的日志文件。 请查看流程和其他方面是否与 correct.e2e.ti.com/.../RXDSA_5F00_CalibrationLog.txt 有关

  小田岛和人好！

1.信号音调发生器参考频率是否锁定到板载 AFE 参考时钟生成电路？ 否则、这可能会导致该错误。  

 ADC 采样率是 3000MSPS 吗？ 如果是这样、NCO 频率只能是 3000/(2^32) MHz 的倍数。 EVM 控制软件会找到最接近所设置 NCO 值的频率。 因此、基带频率不会是接口速率/256 的精确倍数。

您能否分享用于该测试的 AFE 配置脚本或 Excel？ 我可以检查并建议缓解问题 2 所需的更改。  

此致、

Vijay

我还想补充一点、RX DSA 校准不是必需的。 数据表中给出了 RX 未校准增益和相位误差图。 如果系统可以接受这种情况、则可以避免这种复杂的校准、数据包存储和加载过程。 大多数 AFE7950 用户不需要进行此校准。  

此致、

Vijay  

您好、Vijay。

基带频率设置为接口速率/256 = 250MHz /256 = 0.9765625MHz。

此外、输入频率为 1Hz/2^32、因此可将其设置精度低于 2500MHz。

因此、我认为设置正确。

但是、在运行多达 4 个通道后、校准失败、导致出现错误。

此时、错误是操作码 0x41、0xF2 为 0x20。

通过寄存器集表.1-48、我们可以看到错误代码 1 的第 6 位设置为 1。

不过、表 1-48 指示第 6 位是保留位、因此我们无法确定其含义。

这表示什么？

请确定问题并提供解决方案。

此致、
小田岛和人

和人

与您在一个通道上看到的 0x8 错误类似、输入频率不正确会导致 0x20 错误。 另外、当对一个通道运行校准时、您会得到 0x8 误差、这意味着校准期间会有较大的相位误差。 这指向 无效的 输入频率。

低于 1Hz 的精度并不意味着可以精确地使用 600MHz。 您可以使用“readRxNco“C 函数读取 NCO FCW。 如果在 Latte 脚本中将 NCO 设置为 600MHz、则 FCW 值读取：1030792151。 因此 NCO 设置为 1030792151/2^32 * 2500 = 599.999999977MHz。

正如我在之前的回复中提到的、必须使用确切的输入频率进行校准才能无误差运行。 另一点需要注意的是、输入信号源应参考锁定到频率 AFE 时钟源。  

请使用我在之前的回答中建议的确切频率、并告诉我它是否有效。  除非得到验证、否则我将无法提供进一步帮助。  

将 NCO 设置为 605.46875MHz、该值对应于的 FCW 值  1040187392.

使用基带频率–4 * 250/256 = –3.90625MHz

RX 输入频率为 605.46875 - 3.90625 = 可使用 601.5625MHz

此致、

Vijay

尊敬的 Vijay：
感谢您的详细说明。
我理解您的消息的意图。

按照您的指示、我使用以下设置检查了情况。 （我使用“readRxNco“验证了 RX NCO 设置是否正确。）
・将 NCO 设置为 605.46875MHz、这对应于 FCW 值 1040187392。
・使用基带频率–4*250/256=–3.90625MHz
・RX 输入频率 605.46875 - 3.90625 =可使用 601.5625MHz
我还测试了 RX 输入电平的两种场景：一种接近满量程、另一种在 AFE 输入端设置为–16dBm。

因此、这两种情况都会导致错误 0x20、并且无法执行校准。
我已附加当前的连接设置；您能否检查是否有任何问题？
该时钟使用 SG 基准时钟与输入信号同步。

此致、
小田岛和人

尊敬的 和人：  

所有频率计算均在 ADC 采样速率为 2500MSPS 的情况下完成。 在上面所附的图片中、我看到 LMK04828 的 CLK 输出为 2450MHz。 您能确认这实际上是 2500MHz 吗？  

此致、

Vijay

尊敬的 Vijay：

抱歉、图片中的描述不正确。

确切地说、LMK04828 上的 CLK OUT 在 2500MHz 下运行、这导致了上述误差。

此致、Kazuto

尊敬的 Vijay：

1.我在 AFE.deviceBringup()”前面添加了“sysParams.enableRxDsaCalibration = 2“、但情况保持不变。 我正在共享我使用的脚本；请确认是否有任何问题。

2.我在 input frequency = NCO frequency = 600MHz 的情况下验证了结果。 (NCO FCW：1030792151)

与您提供的图表相比、我们观察到以下特征：

・在捕获范围内大约每 2.5 个周期会产生一个较小的纹波。

・噪声很大

我还不知道这些问题的原因、但它们是否会成为导致错误的原因？

该数据以 2500MSPS 的速率进行采样、并以 240MSPS 至 10.416667 MSPS 的倍数进行下采样。 （使用 AFE7950 对系数 10 进行下采样、然后使用 FPGA 对系数 24 进行进一步下采样。）

此致、

和人

e2e.ti.com/.../adc.c

尊敬的 Vijay：

关于第 2 点、我用另一个替换了 SG、波形中的纹波消失了。 但是、校准误差仍然存在。

此致、

和人

尊敬的 和人：

1.您是否可以共享用于生成十六进制文件的 Latte 脚本？ 我 使用以下启动脚本在 AFE7959EVM 上进行了测试、并且校准正常工作、没有错误。  

sysParams=AFE.systemParams
sysParams.__init__();sysParams.chipVersion=chipVersion

setupParams.skipFpga = False 
##############		Top Level			##############
sysParams.FRef			= 2500
sysParams.FadcRx		= 2500
sysParams.FadcFb		= 2500
sysParams.Fdac			= 2500*4
sysParams.externalClockRx=True
sysParams.externalClockTx=False
													
##############		Digital Chain		##############

		#####	RX	#####
sysParams.ddcFactorRx	=	[10,10,10,10]				#DDC decimation factor for RX A, B, C and D
sysParams.rxNco0		= 	[[605.46875,605.46875],			#Band0, Band1 for RXA 
							[605.46875,605.46875],        	#Band0, Band1 for RXB 
							[605.46875,605.46875],        	#Band0, Band1 for RXC 
							[605.46875,605.46875]]        	#Band0, Band1 for RXD 

		#####	FB	#####
sysParams.fbEnable		=	[False,False]
sysParams.ddcFactorFb	=	[10,10]					#DDC decimation factor for FB 1 and 2
sysParams.fbNco0		= 	[605.46875,605.46875]				#Band0 for FB1 and FB2 

		#####	TX	#####
sysParams.ducFactorTx	=	[40,40,40,40]			#DUC interpolation factor for TX A, B, C and D
sysParams.txNco0		= 	[[605.46875,605.46875],			#Band0, Band1 for TXA 
							[605.46875,605.46875],        	#Band0, Band1 for TXB 
							[605.46875,605.46875],        	#Band0, Band1 for TXC 
							[605.46875,605.46875]]        	#Band0, Band1 for TXD


##############		JESD		##############

		#####	ADC-JESD	#####
sysParams.jesdSystemMode= [3,3]
													#SystemMode 0:	2R1F-FDD						; rx1-rx2-fb -fb
													#SystemMode 1:	1R1F-FDD						; rx -rx -fb -fb
													#SystemMode 2:	2R-FDD							; rx1-rx1-rx2-rx2
													#SystemMode 3:	1R								; rx -rx -rx -rx
													#SystemMode 4:	1F								; fb -fb- fb -fb
													#SystemMode 5:	1R1F-TDD						; rx/fb-rx/fb-rx/fb-rx/fb
													
sysParams.jesdTxProtocol= [0,0]						# 0 - 8b/10b encoding; 2 - 64b/66b encoding 
sysParams.LMFSHdRx		= ["44210","44210","44210","44210"]
													# The 2nd and 4th are valid only for jesdSystemMode values in (0,2).
													# For other modes, select 4 converter modes for 1st and 3rd.
sysParams.LMFSHdFb		= ["22210","22210"]

sysParams.rxJesdTxScr	= [True,True,True,True]
sysParams.fbJesdTxScr	= [True,True]

sysParams.rxJesdTxK		= [16,16,16,16]
sysParams.fbJesdTxK		= [16,16]

sysParams.jesdTxLaneMux	= [0,1,2,3,4,5,6,7]			# Enter which lanes you want in each location. 
													# For example, if you want to exchange the first two lines of each 2T,
													#		this should be [[1,0,2,3],[5,4,6,7]]

		#####	DAC-JESD	#####
sysParams.jesdRxProtocol= [0,0]
sysParams.LMFSHdTx		= ["44210","44210","44210","44210"]
sysParams.jesdRxLaneMux	= [0,1,2,3,4,5,6,7]			# Enter which lanes you want in each location.
													# For example, if you want to exchange the first two lines of each 2R
													#		this should be [[1,0,2,3],[5,4,6,7]]
sysParams.jesdRxRbd		= [4, 4]
sysParams.jesdRxScr		= [True,True,True,True]
sysParams.jesdRxK		= [16,16,16,16]

		#####	JESD Common	#####
	
sysParams.jesdABLvdsSync= True
sysParams.jesdCDLvdsSync= True
sysParams.syncLoopBack	= False	#JESD Sync signal is connected to FPGA
sysParams.jesdLoopbackEn	= False #Make it 1 to Enable the JESDTX to JESDRX internal loopback

##############		GPIO		##############
sysParams.gpioMapping	= {
						'H8': 'ADC_SYNC0',
						'H7': 'ADC_SYNC1',
						'N8': 'ADC_SYNC2',
						'N7': 'ADC_SYNC3',
						'H9': 'DAC_SYNC0',
						'G9': 'DAC_SYNC1',
						'N9': 'DAC_SYNC2',
						'P9': 'DAC_SYNC3',
						'P14': 'GLOBAL_PDN',
						'K14': 'FBABTDD',
						'R6': 'FBCDTDD',
						'H15': ['TXATDD','TXBTDD'],
						'V5': ['TXCTDD','TXDTDD'],
						'E7': ['RXATDD','RXBTDD'],
						'R15': ['RXCTDD','RXDTDD']}

##############		LMK Params		##############
lmkParams.pllEn			= False
lmkParams.inputClk		= 2500 # Valid only when lmkParams.pllEn = False
lmkParams.lmkFrefClk	= True
setupParams.fpgaRefClk	= 250 # Should be equal to LaneRate/40 for TSW14J56

##############		Logging		##############
logDumpInst.setFileName(ASTERIX_DIR+DEVICES_DIR+r"Afe79xxPg1_17.txt")
logDumpInst.logFormat=0x0 #Modify to 0x1 to save register scequence to log file. Script takes more time to execute.
logDumpInst.rewriteFile=1
logDumpInst.rewriteFileFormat4=1
device.optimizeWrites=0
device.rawWriteLogEn=1

device.delay_time = 0
#-------------------------------------------------------------------------------------------------#
sysParams.enableRxDsaCalibration = 2
AFE.deviceBringup()

AFE.TOP.overrideTdd(15,0,15)	# bit-wise; 4R,2F,4T

2.您能否检查 I 和 Q 代码是否保持相同的平均值、即使您在一分钟后捕获、以确保当输入频率恰好等于 NCO 频率时、只有大约固定值的噪声？ 您可以使用此输入运行校准、即基带频率恰好为 0Hz。

3.您是否也可以通过分别运行每个通道的校准来检查? 这将有助于检查某些通道是否单独通过。  

此致、

Vijay

尊敬的 Vijay：

1.我将共享我使用的 Latte 脚本和生成的十六进制文件、因此请先看一下。

e2e.ti.com/.../RxDsaCal.zip

2.我正在分享我在一段时间内收集的 IQ 数据。 由于 SG 的精度、输入频率和 NCO 频率不能完全匹配、从而产生平缓的正弦波形。 这是我当前设置中可实现的最佳精度 — 是否仍然可以以这种精度水平执行校准？

3.如何分别校准每个频道? 目前、我只知道如何一次校准所有通道。

此致、

和人

尊敬的 Vijay：

我要报告的是、我们在校准验证方面取得了进展。

根据您共享的 Latte 脚本添加“sysParams.enableRxDsaCalibration = 2“后、校准误差已经解决。

（当我 19 天前进行检查时、我已将这行添加到 C 代码中、而不是 Latte 脚本中。）

校准误差现已解决、我将继续评估 DSA 的性能。

如果评估顺利、我会再次报告。

感谢您的支持。

此致、

和人

尊敬的 Vijay：

我们证实、执行校准可提高 DSA 准确性。

我们还确认了下电上电时校准数据包加载模式的工作原理。

但是、这仅适用于 CH1。

在检查 CH2 至 CH4 时、即使校准后、DSA 精度也没有提高。

・我在“sysParams.enableRxDsaCalibration = 2“之后添加了“sysParams.rxDsaCalibMode = 1“

“。

・虽然此时校准完成且没有错误、但即使已断开 CH2–CH4 的射频输入、校准也会成功、因此我认为校准未正确执行。
・我正在共享此测试的日志文件。

我该怎么办？

此致、
和人

e2e.ti.com/.../RxDsaCalibrationLog.txt

尊敬的 和人：

能否介绍一下如何  使用 C 工程中的参数调用“doRxDsaCalib“函数？  

此致、

Vijay

尊敬的 Vijay：

在我们的 C 工程中、我们调用 doRxDsaCalib、如下所示：

AFE79FNP (doRxDsaCalib)(&tiAfe79DeviceInfo_t[0]、0x0F、0x00、0、0、 &data[header_size+sizeof (short)]、&num)；

我们设置 rxChainForCalib = 0x0F 以选择所有四个 RX 通道 (RXA–RXD)。

此致、

和人

P.S. NEC 一直无法发布 E2E 几天以某种方式,我发布此,而不是 NEC 和人。

Vijay、

一户山已等待您 对此问题的反馈半个月。
他的 发展日程安排非常关键、因此请尽快提供您的额外建议或建议。

此致、

K.Hirano

尊敬的 和人：

您能否一次对一个通道运行校准、看看它是否适用于其他通道？ 例如、通过使用  doRxDsaCalib 函数中将 通道 B 设置为 0x02 的 rxChainForCalib 参数运行校准  

此致、

Vijay

尊敬的 Vijay：

尊敬的和人：

我   使用 Latte 版本 2.9 在 AFE7950EVM 上测试了 doRxDsaCalib C 函数、没有发现此问题。 C 函数可以使用以下格式从 Latte 运行：capi.doRxDsaCalib(0、15、0、0)#runs doRxDsaCalib 函数（针对所有通道）。  

当 rxChainForCalib 设置为 0xF 时、我会看到输出数据包具有 1327 个条目、即使未连接 4 个通道输入中的 1 个、校准也会失败并显示错误。  

运行任何单个通道校准时、如果未连接特定通道输入、则输出数据包有 370 个条目和错误。  

您能否检查 rxChainForCalib 参数是否正确地传递给该函数？  

此致、

Vijay