请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：DAC38RF83 “线程”中讨论的其他部件：LMK04828，
我使用带有 LMK04828的 dac38rf83作为 JESD204B 时钟发生器，使用英特尔 Arria10 FPGA 作为 JESD204B TX。
JESD204B 参数为 LMFSHd = 44210，K=32 (双 DAC，每个 DAC 1个 IQ 对，每个 DAC 2个通道，插值 x18，设备时钟：132MHz，DAC clk：2376MHz (未使用 DAC 内部 PLL)，sysref：4.125MHz)。
有时所有 RX 信道都会出现信道错误(弹性缓冲溢出)。 所以我尝试优化 RBD 值。
我尝试了30次 JESD204B 同步测试，每次测试都重置 DAC38RF83的 JESD 核心和 FPGA 的 JESD 核心。
结果如下：
如果是 RBD 1to18：不会出现车道错误
如果是 RBD 19to28：多个试验中会出现通道错误(弹性缓冲溢出)
如果是 RBD 29to31：不会出现车道错误
这些结果是否正常？
我认为缓冲区溢出 RBD 范围的19to28太宽，因为车道偏离不是很大。
