[参考译文] AFE7900：关于采用射频输入为 DDC 输出提供补偿的过程的总延时时间

https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1120235/afe7900-regarding-the-total-time-delay-for-the-process-of-taking-rf-input-to-provide-ddc-output-with-compensation

您好、支持团队、

我希望在将射频输入连接到 AFE7900并通过 JESD 接口向 FPGA 提供 DDC 输出的整个过程中有一定的持续时间(延迟)。 我知道、时间延迟很低、可以忽略。 但是、我只是想计算在 FPGA 中完全实现时系统的完整延迟。  

那么、在设置 AFE7900的完整配置后、假设 AFE7900在0秒接收射频输入、DDC 输出(IQ)在多长时间延迟时获得？ 我想，可以是毫微微秒还是皮秒，对吧？  

正在等待您的回复。