[参考译文] AFE7950EVM：TSW14J57EVM+AFE7950EVM：应用软件开发

您好、Ganesh、

TSW14J57源代码很复杂、因为它支持针对各种器件/JESD 模式的动态配置、并且具有 HSDC Pro 集成部件。 因此，生成针对应用所需的特定 JESD 模式进行优化的 FPGA 设计并不有用。

为此、我们提供了基于 TI JESD IP 的 JESD 参考设计。 目前、我们只有 Xilinx 平台提供的参考设计。 您可以通过 https://www.ti.com/tool/TI-JESD204-IP 申请访问

此致、

Vijay

您好、Vijay、

感谢您的更新。 出于内部原因、我们必须使用 Arria 10 FPGA。 TI 是否有其他方法可以帮助我们进行软件开发？

您好、Ganesh、

我们 已经拥有 用于 Xilinx 平台的参考设计。 我们计划将来也支持英特尔 FPGA。 我将在内部进行检查、以便在时间轴上对齐。 我会再来的。

此致、

Vijay

您好、Vijay、

感谢您的更新。 注意到。 您能否支持我们为信号带宽为20MHz 的9.5GHz TX/RX 信号选择 JESD 模式设置？

您能否共享您的电子邮件 ID 以讨论进一步的操作模式设置？