主题中讨论的其他器件：AFE7769
大家好、
我有一个关于 AFE7769在 TX 方向(从 FPGA 到 DAC)的 JESD204C 传输层的问题。
我在 JESD204C 48410模式下使用 AFE7769收发器的 TX 端。 为此、我将使用 Latte 工具生成的配置文件。 为了向收发器发送数据、我使用了 Zcu102板和 Xilinx JESD204C IP。
意见1：
在这种配置下、当我将256位 AXI 流数据提供给 Xilinx JESd204C IP 时：(255下降到0)
4x｛sample2_sine[7：0]、sample2_sine[15：8]、sample2_cos[7：0]、 sample2_cos[15：8]、sample1_sine[7：0]、 sample1_sine[15：8]、sample1_cos[7：0]、 sample1_cos[15：8]｝
(此顺序与 您先前发送给我的 ZCU102电路板 AFE7769示例设计中 translation_lay_afe77xx_48410.v 文件中给出的顺序相同。)
我无法在收发器的输出端观察到单个音调。
意见2：
但是、当我将 字节顺序更改为(255下降至0)时：
4x｛sample2_sine[15：8]、sample2_sine[7：0]、sample2_cos[15：8]、 sample2_cos[7：0]、 sample1_sine[15：8]、 sample1_sine[7：0]、sample1_cos[15：8]、 sample1_cos[7：0]｝
我在收发器的输出端获得单端到脉冲、但这次本底噪声非常高(峰值以下40db、16位 DDS)。
正如您所知、示例设计适用于 JESD204B 链路。 JESD204B 和 JESD204C 配置的传输层是否存在订单差异？ (我希望 JESD204C 的传输层和 AFE7769的 B 传输层相同。)
如果存在差异、正确的顺序是什么？
祝你度过美好的一天！
Tamer Güdü 博士
