[参考译文] DAC38RF80：输出功率增益为非线性

您好！

我们的直接电子邮件中有单独的主题。 我们询问了以下问题：

请提供有关正在使用的 ADC 的指导。 您提到输出功率电平看起来是非线性的、取决于输入电平。 输入电平是指什么？

 

它来自 SG -> RF 电路-> ADC -> FPGA -> DAC 吗？

还是仅 FPGA -> DAC (不包含来自 ADC 的数据)。

 

请提供建议。 然后、Eben 可以查看此问题。

你(们)好

感谢您的回复、

我期待埃本或康的回答。

输入转速指  的是 SG -> RF 电路区域。

 当 SG -> RF 电路区域设置为-20dBm 电平时、FPGA 的数字区域变为-35dBFS。   

如果您需要其他信息或条件、请告诉我。

此致、

Satoshi

你(们)好

抱歉、我的回复延迟了、

没有 FPGA 单音信号、而不是下面的客户信息、

・我在下面更新了 RF 至 DAC 输出的增益图。 (垂直轴是增益：dB、水平轴是输入电平：dBm)

・接下来、下面是射频与 DAC 输入侧(= FPGA 输出侧)的关系、射频输入正在变化、DAC 增益固定为-5dB。

我看起来像线性规格。

 (垂直轴为 DAC 输入增益：dBFS、水平轴为输入电平：dBm)

・以下是客户测量的"DAC 输入版本"-"RF 输入电平"。

看起来这些电平是平坦的、猜非线性度是 DAC 输出侧的任何影响。  

 (垂直轴是 DAC 输入-射频输入：dB、水平轴是输入电平：dBm)

如果有任何建议或需要其他信息、请告知我。

此致、

Satoshi

Satosi-San、

关于您的客户反馈：

[引用 userid="90249" URL"~/support/rf-microwave/f/rf-microwave-forum/989955/dac38rf80-output-power-gain-is-non-linearity/3667865 #3667865"]没有 FPGA 单音，[/quot]

根据我看到的情况、客户报告 DAC 侧的增益有所不同。 但是、所有数据都具有到 DAC 的总射频输入。 如果射频链中存在增益变化、DAC 将受到影响。 请强调发送 FPGA 单音信号的重要性、并检查 DAC 输出本身。

FPGA 单音信号应具有不同的功率级别、并检查 DAC 输出。 DAC 的增益应保持平坦。

即、引脚与 Poout 应是斜率为1dB/1dB 的线性线。  

即、增益与引脚应是具有恒定增益的平坦线。

[引用 userid="90249" URL"~/support/rf-microwave/f/rf-microwave-forum/989955/dac38rf80-output-power-gain-is-non-linearity/3667865 #3667865"]我在下面更新了射频到 DAC 输出的增益图。 (垂直轴是增益：dB、水平轴是输入电平：dBm)

请告知四行的差异。 哪条线是预期的线？ 如果垂直轴是增益(dB)、我们应该得到平线、对吧？ 这四行中导致增益变化的不同设置是什么？  

请仔细检查垂直轴是否确实增益、与 PoUT 相反。

客户所说的"DAC Gain"是什么意思、请提供建议。  在 DAC 内进行了哪些调整以生成这四条线路？  

你(们)好

感谢你的建议。

我向客户申请获取 FPGA 单音信号。

关于射频-直流输出图、很抱歉、信息更少。

 ・黄色：+5dB、灰色：0dB、橙色：-5dB、蓝色：-10dB

・垂直轴是增益(dB)。

・"DAC 增益"将增益设置为上述线路的四个。

・是的、客户的期望是平坦的线、并证明是非平坦线的原因。

此致、

Satoshi

你好，Satosi-San，

还请在以下方面提供帮助：

[引用 userid="90249" URL"~/support/rf-microwave/f/rf-microwave-forum/989955/dac38rf80-output-power-gain-is-non-linearity/3672927 #3672927"]" DAC 增益"将增益设置为上面四行。

请要求客户指定用于调节 DAC 增益的确切寄存器设置。 需要这样才能了解非平坦线的原因。 谢谢你。

你(们)好

我知道、如果有更新的单音和寄存器设置、我将向您提供反馈。

有关您在下面的建议、请告诉我有关平坦线和任何其他条件的详细信息。

------------------------------

FPGA 单音信号应具有不同的功率级别、并检查 DAC 输出。 DAC 的增益应保持平坦。

即、引脚与 Poout 应是斜率为1dB/1dB 的线性线。  

即、增益与引脚应是具有恒定增益的平坦线。

------------------------------

此致、

Satoshi

你好，Kang，

我是与 Satoshi 先生一起工作的 AFAE。

DAC 增益调整 如下：

1 DAC 增益-5dB

ADR：0x0032 -> 0x823F

2 DAC 增益-10dB

ADR：0x0032 -> 0x8400

3 DAC 增益+3dB

ADR：0x0032 -> 0x85A6。

还有一件事、 请详细说明您的意见吗？

[引用 userid="4249" URL"~/support/rf-microwave/f/rf-microwave-forum/989955/dac38rf80-output-power-gain-is-non-linearity/3671679 #3671679">根据我看到的情况、客户报告 DAC 侧的增益有所不同。 但是、所有数据都具有到 DAC 的总射频输入。 如果射频链中存在增益变化、DAC 将受到影响。 [/报价]

您是说射频通过无线方式进入 DAC 输入吗？ 如果是、听起来 电路板上的其他射频部分应该停止、或者应该在单独的电路板上完成评估。 你怎么看？

此外、我 的客户请求重现 DAC 在 TI EVM 上的增益效应。 请提供支持？  

此致、

Itoh  

Itoh-San

[引用 userid="360827" URL"~/support/rf-microwave/f/rf-microwave-forum/989955/dac38rf80-output-power-gain-is-non-linearity/3675783 #3675783"]

DAC 增益调整 如下：

1 DAC 增益-5dB

ADR：0x0032 -> 0x823F

2 DAC 增益-10dB

ADR：0x0032 -> 0x8400

3 DAC 增益+3dB

ADR：0x0032 -> 0x85A6。

[/报价]

谢谢你。 这会有所帮助。

[引用 userid="360827" URL"~/support/rf-microwave/f/rf-microwave-forum/989955/dac38rf80-output-power-gain-is-non-linearity/3675783 #3675783"]

还有一件事、 请详细说明您的意见吗？

姜夏表示：

根据我看到的情况、客户报告 DAC 侧的增益有所不同。 但是、所有数据都具有到 DAC 的总射频输入。 如果射频链中存在增益变化、DAC 将受到影响。

您是说射频通过无线方式进入 DAC 输入吗？ 如果是、听起来 电路板上的其他射频部分应该停止、或者应该在单独的电路板上完成评估。 你怎么看？

[/报价]

我是说客户应该只将图形从 FPGA 发送到 DAC。 不包括输入放大器+ ADC。 请仅评估 FPGA + DAC、以避免额外的变量

[引用 userid="360827" URL"~/support/rf-microwave/f/rf-microwave-forum/989955/dac38rf80-output-power-gain-is-non-linearity/3675783 #3675783">此外、我 的客户还请求重现 DAC 对 TI EVM 的增益效应。 请提供支持？  [/报价]

将显示示例测量。

Itoh-San、

我要做的一项测试是利用 DAC 的输入常量值(以替换 JESD204数据)、测试范围为-32k 至32k。 启用 DAC 的 NCO 后、客户将观察到 CW 音调。 为此、请执行以下操作：

1、将 DAC 增益设置为-5dB、作为起点

2、通过寄存器0x2F = 0x01启用 SPIDAC (取决于 DAC 片)

3.在寄存器0x30中对 SPIDAC 进行编程。 满量程= 0x3FFF (请注意、-3dBFS)。  由于 I 和 Q 现在都是具有0x3FFF 的直流电、因此 CW NCO 混频器的输出将为0dBFS。 (注：sinwT + coswT = sqrt (2)* sin (WT + 45度)。 您将在 NCO 的输出端看到满量程输出  

4.注意输出功率。 您应该在 DAC 输出端看到3dBm (电缆损耗补偿)

5.在寄存器0x30中将 SPIDAC 回退1dB (即0x3909)。 您现在应该观察到 DAC 输出为2dBm

图解引脚(SPIDAC)与 PoUT 的关系。 逐步介绍

7、再次针对 DACGAIN = 3dB 重复此操作。 您将注意到、由于信号链中的额外增益、SPIDAC 的最大输入应为0x2d4e。 您不能超过该值

您好，Kang-San，

好的、我将要求我的客户按照您的建议进行其他测试。

我 在离线时向您分享了 FPGA 单音结果、请进行检查。

 结果 没有变化、您能否 告诉我 背景您为何要求单个音调？

此外、我和客户非常感谢您提供 EVM 测量参考。

此致、

Itoh

Itoh-San、

是的、将在本周结束前尝试检查 EVM、以便为您提供一些初步结果。  

您好，Kang-San，

非常感谢您的测量！ 现在、我更有信心 DAC38RF80不应该 成为原因。

您能 告诉我您检查的音调频率吗？ 您是否使用3.5GHz 单音调检查了它？

客户检查 SPIDAC 测试 结果也是非线性的、所以他们目前正在检查输出电路和测量设置。

我稍后会更新。

此致、

Itoh  

Itoh-San、您好！

我没有检查3.5GHz。 这是客户使用的吗？

根据 EVM 用户指南设置、我仅使用30MHz 进行了测试。

请记住、增益设置完全是一种数字实现。 它不应影响 DAC 输出(模拟)增益。 例如、+3dB 处的增益设置在-3dB 处也应具有相同的模拟行为。  

－Kang

您好，Kang-San，

是的、客户使用的是3.5GHz。 如果频率可能 影响引脚/输出 关系、您可以在 EVM 上再次检查它吗？

此外、我在 EVM 用户指南中找不到30MHz 单音信号。 请详细说明这一点吗？  

此致、

Itoh

Itoh-San、您好！

请查看下面的(附加链接)、了解在3.5GHz 输出下对 DAC38RF8x EVM 进行的测量。 您将发现、对于不同的增益设置、引脚与 PoUT 之间的关系保持不变( 由于数字增益设置、输出功率有所不同)

数字增益设置以数字方式实现为乘法因子。 因此、它不会影响模拟输出 PoUT 和失真(除非您以数字方式使 DUC 链饱和)。

谢谢你。  

Itoh-San、您好！

测量的第二个选项卡包含30MHz 数据、与在3.5GHz 下测量的第一个选项卡相比。