[参考译文] ADS58J63：更改了某些通道的 JESD 位封装顺序

抱歉。 但错误的是、我为 FPGA 数据采集添加了两次相同的快照。  

正确顺序：

订单不正确：

您可以将 LSB 设置为始终为"0"的位。

此致、

Kiran

您好 Kiran、

当您提到 JESD 复位时、您要重置哪个 JESD IP？ 是 FPGA JESD RX IP 吗？

JESD204要求规定 JESD204 TX (ADC)需要在 JESD204RX IP (FPGA)之前启动和运行。 如果以相反的顺序进行、则 JESD204 RX 可能无法正确接收数据。 这是因为 JESD204 RX 具有握手所需的全部智能、因此需要在稍后初始化。

我认为 JESD204 IP 本身的 ADS58J63上没有 JESD 复位。 有可用的数字内核复位。  

如果您希望在 ADC 端消除 JESD204 IP、可以使用 ADC 页面的0x0F 寄存器上的测试模式功能、并发出斜坡模式以从 DDC 端的数据(在 JESD204 TX IP 之前)中双检查有效性

你好，Kang，

通过 JESD 复位、我意味着 FPGA JESD RX IP 复位。

我的操作顺序如下所示。

1：已配置 FPGA 板。 但 FPGA JESD RX IP 保持在复位状态。

2. ADC 板已配置。

3.我可以看到 FPGA 在 JESD 通道上接收"BCBC"字符。 但 FPGA JESD RX IP 仍处于复位状态。

然后、我使 FPGA JESD RX IP 退出复位状态。

5.我看到已建立 JESD 链路，FPGA 开始从 ADC 接收数据。

由于在配置 ADC 并建立链路之前、我一直保持 FPGA JESD RX IP 处于复位状态、因此我认为器件的配置顺序是正确的。 如果我需要更改订单、请告诉我。

此致、

Kiran

你好，Kang Hsia，

感谢您的更新。 我将尝试执行此操作并进行检查。

同时、您能否查看配置并告诉我 ADC 配置是否存在任何问题。 我在这里附上了同样的文件供你参考。

基本配置设置如下所示：

JESD 模式：模式0

LMFS：4841

K：32

奈奎斯特区域2

e2e.ti.com/.../0576.ADS58J63_2D00_MSB1.cfg

此致、

Kiran

Kiran、

请尝试附加的配置文件。 这些是使用您的设置运行 TI EVM 所需的唯一寄存器写入。 确保在应用时钟后和写入这些寄存器值之前为器件提供硬复位。

此致、

Jim

e2e.ti.com/.../ADS58J63_2D00_TI.cfg

您好、Jim、

我尝试了您在 EVM 中提供的配置以及我的定制板。 我仍然看到同样的问题、在某些通道中、字节被交换、而在某些通道中、字节按照我的第一篇文章中所述的正确顺序排列。  

使用 EVM 进行测试时、如果我在 FPGA 上多次执行 JESD 复位、字节排序将变得正确。 但在我的定制板中、我有20多个 ADC、这种方法是不可行的。 因此、您对可能出现的问题的任何意见都将非常有帮助。

此致、

Kiran

Kiran、

确保在加电和时钟后但在配置 ADC 寄存器之前对 ADC 发出硬复位。

此部件需要特定的上电序列。 IOVDD 必须在 DVDD 之前出现。 请参阅 ADS54J60数据表的第10.1节。 此信息将在下一版 ADS58J63数据表中提供。

遇到字节交换问题时、请读回 ADC 寄存器、并确保它们具有正确的值。

您提到20多个 ADC。 是所有这些问题还是仅仅是某些问题？ SPI 是否以菊花链形式连接到所有器件？ 是否存在 SPI 数据损坏的可能性？

SYREF 是否始终运行？

在具有字节交换的 ADC 上；将其设置为斜坡模式、然后查看数据是否仍在交换而不执行 JESD 复位。

此致、

Jim

您好、Jim、

以下是我的回答。

在 EVM 中进行测试时、我在按照 EVM 用户指南中的规定配置 ADC 之前按了复位按钮。 但在使用 EVM 进行测试时、我仍然会看到该问题。

2.在我的定制板中、我没有硬复位的配置。 我将引脚(引脚48)保持为"未连接"状态。 在配置所有器件之前、我将通过 SPI 对其进行软复位。 这会产生影响吗？ 在这种情况下、由于没有进行硬复位配置、可以执行什么操作？

3、到目前为止、我没有遵循任何上电顺序、因为我在数据表中没有遇到这种要求。 但我将看到我如何执行序列并更新您。

4.我读回寄存器值，所有返回的值都是根据配置的。

5.我在所有20多个器件中都面临着问题。 我不认为是 SPI 配置问题、因为回读值与配置文件匹配。

6. SYSREF 以脉冲形式给出。 但我也在 EVM 中尝试了连续模式、结果是相同的。

7.我将尝试一些测试模式、并返回给您它在不执行 JESD 复位的情况下的响应方式。 但是、我不能选择不发出 JESD 复位、因为这是使 FPGA JESD-RX 退出复位所必需的。

Kiran、

如果不执行电源序列和硬复位、则不能保证器件性能。 抱歉、您需要添加这些内容。

此致、

Jim

您好、Jim、

感谢有关 ADS58J63上电定序要求的意外披露。  

ADS58J63数据表的第9节指出、该器件不需要特定的上电序列。 我们已经考虑到了这一点、并相应地设计了我们的董事会。 此外、没有提到为器件正常运行而发出硬件复位。 因此、我们使用了基于 SPI 的软复位。

如前所述、我还尝试了 ADS58J63 EVM。 我假设 EVM 中已注意上电排序、因为我对此没有任何控制。 我在 EVM 中遵循的操作顺序是：

1.配置时钟。

2.按硬件复位按钮

3.配置 ADC

但即使在 EVM 中也会观察到字节交换。 我无法获得可能导致此问题的原因。 非常感谢您进一步的投入。

Kiran、

在使用我们的采集卡(使用 Alteraa 器件)时、TI EVM 未出现此问题。 您使用的是什么 FPGA？ 如果是 Xilinx 器件 、您是否 尝试就此与他们进行咨询？ 您是否为内核和参考时钟使用单独的时钟？ 正常模式交换了字节后、测试模式是怎样的？

当您看到字节交换时、它是否出现在器件的所有4个 ADC 上？ 如果不是、您能否使用输出多路复用器寄存器(0x6900、地址0x21)交换输出、并查看问题出在 ADC 还是使用的通道。

此致、

Jim