This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE7900:AFE7900在配置步骤中失败

Guru**** 651100 points
Other Parts Discussed in Thread: AFE7900
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1174275/afe7900-afe7900-fails-in-configuration-steps

器件型号:AFE7900
我有具有 AFE7900和 Xilinx XCU58的定制板。  

FPGA 创建连续 Sysref、该参考由同一时钟源创建、AFE 的 REFCLK 连接到 FPGA 高性能组。

Sysref Clok 周期为384ns。

SYSREF 逻辑高电平时间为4ns、逻辑低电平时间为380ns。  

FPGA 通过3线 SPI 总线将配置文件发送到 AFE7900。

配置文件具有3891 SPI 命令。  

第1个问题 出现在3626命令中  、该命令读取 monitor_JESD_sysref_rx1_p0。 ADC_AB 页的130H 寄存器。 读取的值为0x0;  
第2个问题出现在3768条命令中 、MACROL_OPCODE=0x13 MACROL_ODE_REG1=0x0 MACROL_ODE_REG0=0xff
第3个问题出现在 macro_ready 的3786命令中  
第4个问题出现在3789条命令 macro_done 中
第5个问题出现在 macro_ready 命令的3804中  
第6个问题出现在3811命令 macro_opcode 中
第7个问题出现在3856命令 DAC_JESD 中。 DAC_AB 页的119H 寄存器。 读取的值为0x1。 SRX1/5 LOS 指示灯为逻辑高电平。
第8个问题出现在第3862条命令 中、该命令是逗号_align_lock_flag。 DAC_AB 页的 eeh 寄存器。 读取的值为0x0。
第9个问题出现在 JESD_cs_state 的第3863条命令 中。 DAC_AB 页的 A2H 寄存器。 读取的值为0x0。
第10个问题出现在3864命令 JESD_FS_STAND. DAC_AB 页的 A4h 寄存器。 读取的值为0x0。
第11个问题出现在3869命令中,即警报。 DAC_CD 页的119H 寄存器。 读取的值为0x1。 SRX1/5 LOS 指示灯为逻辑高电平。
第12个问题出现在第3875个命令中、该命令是逗号_align_lock_flag。 DAC_CD 页的 eeh 寄存器。 读取的值为0x0。
第13个问题出现在3876个命令 JESD_cs_state 中。 DAC_CD 页面的 A2H 寄存器。 读取的值为0x0。
第14个问题出现在3877个命令 JESD_FS_STstate 中。 DAC_CD 页面的 A4h 寄存器。 读取的值为0x0。
是否有任何有关解决这些问题的信息或解决这些问题的相关调试方法?  
感谢您的关注  
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Suleyman、

    我们将对此进行研究。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、 Suleyman、

    您使用的脚本是否已预先通过 TSW14J56或 TSW14J57测试? 此外、您能否确认您的 sysref 频率 已针对 您的模式进行了适当设置? 运行脚本后、系统参考频率将被计算并显示在 Latte Log 窗口中。  

    此致、

    David Chaparro

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、我在 EVM 板上尝试过它的工作方式。

    Sysref 与 Latte 中的相同。

    但是、FPGA 使用与 AFE REFCLK 相同的时钟资源创建 sysref。

    此外、sysref 高电平脉冲仅为4ns。 它们是否有任何问题?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Suleyman、

    您是否能够在靠近 AFE 引脚的位置探测 SYSREF 以验证 AFE 是否看到了 SYSREF?

    此致、

    David Chaparro

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    我意识到、有时不会发生错误。 我怀疑与时序相关的问题。 AFE 中是否存在 SYSREF 计时要求?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Suleyman、

    AFE79xx 数据表的第7.10节给出了 SYSREF 的时序要求。 我正在与我们的团队进行核实、以及可能导致此问题出现的原因。  

    此致、

    David Chaparro