[参考译文] AFE7900：AFE7900 SyncIN 和 SyncOut

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1171897/afe7900-afe7900-syncin-and-syncout

器件型号：AFE7900

您好！

我使用的配置如下：

LMFSHdTx[14810]和 LMFSHdRx [181610]

SYNC_IN 用于连接 LVDS 和 H8以及 H7引脚。 (SYNC_IN0)

SYNC_IN1 (N8和 N7)引脚未连接。

SYNC_OUT 连接 LVDS、N9和 P9引脚。 (SYNC_OUT1)

SYNC_OUT0 (H9和 G9)引脚未连接。

GPIO 引脚连接 GPIO1….GPIO6。

但是、我无法使同步信号正常工作。 Latte 启动文件如下所示：

###以下参数设置 SYNCIN 和 SYNCOUT 以与 TSW14J57连接
sysParams.jesdABLvdsSync = 1.
sysParams.jesdCDLvdsSync = 1.
sysParams.rxJesdTxSyncMux =[0、0、0、0]
sysParams.fbJesdTxSyncMux =[0、0]
sysParams.jesdRxSyncMux =[0、0、0、0]#[0、0、1、1]
sysParams.syncLoopBack =真

我应该如何设置这个位置、以便同步信号从我指定的引脚工作？

谢谢、

1 年多前

0 admin 1 年多前

TI__Guru**** 647180 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

有没有人可以回答我问的这个问题？

0 admin 1 年多前

TI__Guru**** 647180 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Tolga、

您在上面显示的同步设置是正确的。您最可能遇到的问题是 gpioMapping 参数中的引脚分配导致的。要将引脚 H8和 H7用于 ADC 同步、将引脚 N9和 P9用于 DAC 同步、gpioMapping 应如下所示

此致、

David Chaparro

0 admin 1 年多前

TI__Guru**** 647180 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 David：

非常感谢您的回复。我还有其他问题要问。

我们将使用的配置修正如下。我们认为我们需要修复同步多路复用器顺序。 (我们无法完全理解如何从配置数据表中设置这些同步。)
对于此配置、RX 和 TX 是否都需要2个同步信号？ (我在问题开始时说我的卡上有哪些同步信号和 GPIO 信号可用)

LMFSHdTx[14810]和 LMFSHdRx [181610]
sysParams.jesdABLvdsSync = 0
sysParams.jesdCDLvdsSync = 0
sysParams.rxJesdTxSyncMux =[0、0、1、1]
sysParams.jesdRxSyncMux =[2、2、3、3]

0 admin 1 年多前

TI__Guru**** 647180 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Tolga、

Rx 只需要一个同步信号、Tx 需要一个同步信号。我在上一个响应中展示的设置是将 ADC 和 DAC 的第一个同步设置为问题中概述的引脚。下面的设置显示了您的引脚的正确引脚分配。

此致、

David Chaparro

0 admin 1 年多前

TI__Guru**** 647180 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 David：

感谢您的回答。您的回答在我的脑海中产生了一些其他问题。

我无法理解通道编号-使用同步编号之间的关系。

此外、当我们加载此配置时、我们偶尔会看到 Rx 或 Tx SYNC 信号下降到低电平。我们是否希望这些同步信号能够保持稳定的高电平？同步信号下降到低电平的原因是什么？

谢谢你

Tolga

0 admin 1 年多前

TI__Guru**** 647180 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Tolga、

您使用的配置是将同步信号组合成所有 ADC 的单个信号、并且同步信号路由到 H7和 H8、不是特定于通道。同样、所有 DAC 都共享一个同步信号、该信号路由到 N9和 P9。

正确、JESD 链路启动后同步信号应保持稳定。同步信号变为低电平的一个原因是 JESD 链路不稳定、AFE 或 FPGA 尝试重新建立 JESD 链路。您是否在 ADC 或 DAC JESD 链路上收到任何错误？

此致、

David Chaparro

射频与微波（参考译文帖）

射频与微波（参考译文帖）(Read Only)

[参考译文] AFE7900：AFE7900 SyncIN 和 SyncOut