This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE7900:ADC JES204链路问题

Guru**** 633805 points
Other Parts Discussed in Thread: AFE7900
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1175501/afe7900-adc-jes204-link-problems

器件型号:AFE7900

图1.  

我拥有采用 AFE7900和 Xilinx Xcku050 FPGA 的定制电路板设计。   

图1显示 了我的设计中的 FPGA-AFE 连接。  

所有 Xilinx JESD204 IP 均配置为 LMFS=1-4-8-1-0、K=4、LaneRate =10Gbps。 core_clk 频率为250MHz。  

我想配置 AFE7900 2-link 1-4-8-1-0配置。 通道速率为10Gbps。  

FPGA 启动后、  将在 Latte Scripts 中创建配置步骤。 (它位于附加文件中。)

我在  ILA 中检查 Xilinx IP gt0_Rx 信号、但我在 gt0_Rx 信号中没有看到 h'BCBCBCBCBCBCBCBCBCBCBCBCBC。

因此、FPGA RX IP 无法完成同步过程。

为什么 FPGA 没有在 SERDES 线路中捕获 h'BCBCBCBCBCBCBCBCBCBCBBC 字符?

我不知道如何调试它。  

您能就此问题向我提供建议吗?

此致。  

Stsecen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Stsecen、

    您是否在 TSW14J5xEVM 上测试了您使用的脚本? 我在 您的帖子中看不到附件。  

    您是否知道 TI JESD IP 有助于更轻松地与 TI JESD 器件集成? 您可以在以下位置找到更多的设计: https://www.ti.com/tool/TI-JESD204-IP

    此致、

    Vijay

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../6663.Afe79xxPg1_5F00_Case3.txtHiVijay、我共享了脚本。 我在 EVM 上测试了脚本。 它工作正常。  

    070000011903 [8]= SRX1/5 LOS 指示器 BIT1 -->表示 DAC_JESD_CD

    在 SPI 配置中、DAC_JESD_CD 119寄存器发生错误。 在警报寄存器中、SRX1/5 LOS 指示位为高电平。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Suleyman、

    您能否确认 是否正在为 SRX5选择 FPGA 上的相应引脚? LOS 指示灯指示 AFE 侧或 FPGA 侧的通道配置可能存在问题。  

    此致、

    David Chaparro

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:  

               图1.   Latte 配置

    配置如图1所示。  

     我和我的同事仔细检查了电路板原理图。  

    当电路板重新加电时、同步信号有时会置位、而信号通常保持逻辑高电平大约10秒、但大部分是逻辑低电平。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    我还有三个问题

    1 -定制板具有5GHz 时钟源。 我可以检查时钟源芯片状态。 时钟源似乎正常。 但是、当我在 JESD_SUBCHIP 页面上读取寄存器15F'h 时、AFE 返回0x03。 指示 SerdesAB 和 SerdesCD PLL 失锁的寄存器。 我应该如何理解这一点? AFE 中是否有任何寄存器可报告外部时钟状态?

    2-如何使用 Latte 脚本读取单个寄存器? 我想将 EVM 上的一些寄存器值与我的设计进行比较。

    3-我需要在运行时更改所有 TX-RX 通道的 NCO1和 NCO2值。 我的目标是通过在不同的频率范围内尝试来创建一个图。 我想通过在 SPI 上写入命令来更改 NCO 频率。 您能否与我分享 RXTOP 和 TXTOP 寄存器写入序列以更改 NCO 频率?

    请注意、

    STSECEN

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Suleyman、

    1 -当使用外部时钟时、我们没有寄存器来检查时钟是否存在。 要尝试的一件事是将 DAC 设置为恒定测试模式。 这意味着 DAC 将仅输出 NCO 频率、而无需 FPGA 中的数据。 如果存在输出、我们就会知道时钟正在到达 AFE。 要将 DAC 置于此模式、您可以在 Latte 中使用以下命令:

    对于输入为[0、1]的 I:
       对于 j in [0、1]:
         AFE.JESD.DACJESD[i].dacJesdConstantTestPatternValue (1、j、0、16384、0)# enable、channelNum、BandArchival、Qval

    2-要直接写入寄存器,可以使用 device.writeReg (Addr,Data)命令。 要进行读取、您可以使用 device.readReg (Addr)。

    3 - NCO 可通过两种方式更新、即直接写入 NCO 寄存器或使用更新 NCO 宏。 寄存器设置文档 SBAU337中提供了这两个选项的寄存器、该文档在 AFE79xx 安全文件夹中提供。

    此致、

    David Chaparro