[参考译文] AFE7950EVM：ADC 频谱不符合预期

高朝阳

您所面临的问题是  ADC 数据的捕获深度较低造成的。 默认固件将 Bram 存储器分配给 ADC、将 DDR 存储器分配给 DAC。 这意味着、在捕获 ADC 数据时、只能采集少量样本、如果您查看此数字、数据将开始重复、频谱看起来就像您的第一张图片。 要修复此错误、您可以将 FPGA 固件更改为"TSW14J57RevE_16L_Xcvr_ADCDDRDACBRAM.RBF"、这样您就可以在 ADC 上捕获更多样本。 请注意、DAC 侧现在将使用 Bram、因此 DAC 模式必须更小。

此致、

David Chaparro

高朝阳

通常、当在 TSW14J57上使用 BRAM 时、我们不会查看65536个样本、当需要更多样本时、您会切换到 DDR 固件。 2048个采样 FFT 的问题是、您正在移除 DC 周围和基波周围的容器、这会导致不连续性。 这可以在"Test Options"(测试选项)>"陷 波频率窗口"设置中进行更改。  

要正确使用 DDR 固件、您必须首先上传固件 "仪器选项">>"下载固件">"TSW14J57RevE_16L_Xcvr_ADCDDRDACBRAM.RBF"。 然后您可以选择您的 ini 文件、并在请求更新固件时按"否"。 一旦设置了该值、您就可以使用 DDR 来捕获数据。

此致、

David Chaparro

朝阳区

此损耗可能由前端电路引起。 AFE7950EVM 前端电路匹配9.5GHz、您使用的是4.7GHz 输入。 为了在4.7GHz 时获得最佳性能、应更新前端电路以匹配4.7GHz。  

此致、

David Chaparro

高朝阳

您在 HSDC Pro 中看到的结果是正确的。 我在电路板上进行了测量、TxA 以大约-4.0dBm 输出9.5GHz 信号。 如果我们考虑电缆损耗、0.53dBm、RxA 前端的损耗、0.76dBm、则引脚上 RxA 的输入功率应约为-5.29dBm。 由于 ADC 的输入满量程约为4.3dBm、因此 FFT 中的-5.29dBm 输入应达到约-9.6dBFS、这接近于我在 HSDC Pro 中得到的值。  

下面提供了一篇有用的文章、可帮助您了解如何计算所需的输入功率以在 ADC 上实现满量程。  

https://www.electronicproducts.com/unraveling-the-full-scale-mysteries-of-your-rf-converters-analogue-inputs/ 

此致、

David Chaparro