This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE7906:设计查询注册

Guru**** 2460850 points
Other Parts Discussed in Thread: AFE7906, AFE7900EVM

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1327916/afe7906-design-queries-reg

器件型号:AFE7906
主题中讨论的其他器件: AFE7900EVM

您好!

我正在使用 AFE7906设计定制电路板、并具有以下疑问:

1) 1) AFE7906只有 RX 而没有 TX、因此是否需要 SYNCB-OUT 连接到 FPGA?

2) JTAG 引脚的用途是什么?如何连接? 我可以使用板载 FPGA 或外部器件执行边界扫描吗?

3)在 DC135A_AFE7900EVM 中、27uF 直通电容器用于隔离多个电源轨(VOUT_1p8V_CLK 和 VDDA_GPIO_1p8)。 如何计算馈通提供的拒绝? 使用铁氧体而不是铁氧体来增加 PSRR/隔离是否更好?

4) 4)在 DC135A_AFE7900EVM 中、VDDA1P8和 VDD1P8GPIO 短接在一起。 我可以使用降压转换器还是必须使用 LDO 为此电压供电吗?

最早等待您的回复。

提前感谢、

德瓦

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、

    1. 使用 AFE7906时、不需要 SYNCB-OUT 信号、可以保持未连接状态、也可以用作通用 GPIO 引脚。
    2. JTAG 只能用于执行边界扫描。 当未使用 JTAG 测试复位时、必须拉至低电平。  
      1. 请注意、BIST0和 BIST1应该被适当设置。 如引脚功能表中所述。  
        1. 对于正常运行、BIST0应该被设定为高电平。
        2. 对于正常运行、BIST1应该被设定为低电平。
    3. 这些元件实际上是铁氧体/电容滤波器。  等效电路是铁氧体磁珠->分流电容器->铁氧体磁珠。 这个特定组件 本质上被设计成具有一个大约2MHz 的陷波滤波器、并提供一个大约15至25dB 的抑制。  
      1. 以下两个链接可用于获取更多信息。
        1. https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/794567/dac38rf82evm-ferrite-beads-vs-three-terminal-capacitors 
        2. https://www.ti.com/lit/an/slyt720/slyt720.pdf 
    4. 1.8V 电压轨是最敏感的、我们建议使用 LDO。  

    此致、

    大卫·查帕罗

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    感谢您的快速响应。

    为了执行边界扫描、AFE 的 JTAG 引脚应该连接到哪里? FPGA IO 引脚(或)到与 Xilinx 类似的某个1x6接头、如果需要什么外部调试器?

    此外、是否还可以对 AFE 的两个节点的 JTAG 进行菊花链式连接?

    提前感谢、

    德瓦

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、

    JTAG 引脚应根据 您的系统设计进行连接。  它们应该被连接到正在执行边界扫描的编程器/调试器。 如果这是非板载的、那么您可以使用与 Xilinx 类似的1x6接头、否则您可以直接将其连接到编程器/调试器。  

    是的、可以以菊花链形式调整多个 AFE 的 JTAG。 为此、请遵循使用 JTAG 以菊花链架构链接多个芯片的标准流程。  

    此致、

    大卫·查帕罗