This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE7950EVM:Vivado 项目的方框设计- ZCU102_AFE79xx_64b66b_12Gbps.zip 示例

Guru**** 2466550 points
Other Parts Discussed in Thread: AFE7950

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1289025/afe7950evm-block-design-of-vivado-project---zcu102_afe79xx_64b66b_12gbps-zip-example

器件型号:AFE7950EVM
主题中讨论的其他器件:AFE7950

您好!

我正在将 DE AFE7950 EVM 与 Xilinx Zynq UltraScale+ MPSoC ZCU102评估套件配合使用。 我在您的安全软件页面(www.ti.com/.../autopagepreview.tsp)上找到了 一些 zip 文件夹以及一些有关如何将 AFE7950与 ZCU102集成的示例(例如 ZCU102_AFE79xx_64b66b_12Gbps.zip)。  

在此文件夹中、我只能访问 Vivado 生成的位文件。 我还可以访问您在该项目中使用的 IP,但是否可以访问块设计(.BD)? 我想更改我们要传输的信号。 该信号是由 FPGA 代码定义的。

谢谢!