Other Parts Discussed in Thread: ADC12DJ5200RF, LMK04828, LMX2594, ADC12DJ5200RFEVM, LMK00304, LMK61E2
您好
我使用了 ADC12DJ5200RF EVM GUI。 不会与 FPGA EVM 连接。
根据 PIC1 JMODE 1设置，jesd204C 的块 SERDES PLL 锁定指示灯亮起。
但 PIC2 JMODE 2 SERDES PLL 锁定不亮。
不同之处是什么？
SERDES PLL 锁定的含义是什么？
图1：
图2：
调整 PIC1是我的设置值。 但 LMX2545V 的输出 RFOUTAP (RFOUTAM)和 RFOUTBP (RFOUTBM)没有信号。 信号电平始终为高电平。
我改变了另一种弯曲方式 PIC2和 PIC3。
我是否可以使用 FPGA_CLKA_FMC_P 和 SYSREF_ADC_LMK_P 作为 ADC 输入信号？
图1：
图2：
PIC3：
您好！
您能否首先确认您进行了以下硬件更改、特别是...
这些更改是进行板载时钟工作所必需的。 您还可以查看下面的方框图。
除非您使用非常高的示波器、否则您将无法看到 LMX2594的 RFOUTA、您应该能够看到 LMX2594的 RFOUTB 信号、但该信号也可能具有很高的频率、具体取决于您使用的示波器类型。
我不知道你在图2中想做什么,但我不建议它。 如果按照我上面建议的更改进行操作、您将更容易实现 ADC 与板载时钟一同运行。
我也不知道图3是在试图显示什么,你能详细说明吗?
我不建议将 FPGA_CLKA_FMC_P 和 SYSREF_ADC_LMK_P 用作 ADC 输入信号。
谢谢。
埃里克
您好，先生阁下：
我 找不到 C2和 C3。
您能告诉我它在哪里吗？
您好！
请查看下载的设计文件中的 ADC ASSY 文档、以了解确切位置、该文档很难判断、但 C2和 C3是 ADC 旁边的电容器。 请参阅下面的屏幕截图。
此致！
埃里克
您好，先生阁下：
我喜欢 Pic1设置和 Pic2 ,但 LMX2594 RFOUTA 和 RFOUTB 我不能测量任何一个(只能拉高电平)。
理想情况下，必须测量100MHz (clk)和3.125MHz (sysref)
我有什么办法可以做吗？
图1：
图2：
您好！
您能够正确测量 FPGA_CLK 和 FPGA_SYSREF 这一事实意味着正在正确设置 LMK04828。
正如我在先前的消息中所说的 、除非您具有超高带宽示波器(RTM3044并非仅是具有带宽的100MHz、您将无法看到信号) LMX2594的 RFOUTA 设置为 ADC 采样时钟1GHz、 根据示波器、您将没有足够的带宽来测量此信号 。 LMX2594的 RFOUTB 通道默认断电、因为该输出仅用于参考频率、而这是不需要的。
您可能会探测到 LMX2594的 OSCIN 来自 LMK00304、这应该是此芯片的100MHz CLKOUTA 将进入 LMX、CLKOUTB 将进入 LMK04828。 它们都应该是100MHz。
LMX 将获取该参考信号、并使用 PLL 将其乘以正确的采样频率、在使用 GUI 对 ADC EVM 进行编程后、检查 GUI 的 LMX2594选项卡、确保它看起来像这样。
我们可以通过执行以下 OSCIN = 100MHz、PLL N = 80、通道分频器= 8来计算通道 A 的输出
OSCIN*PLL_N/CHANNEL_DIVIDER = 100 MHz * 80/8= 1000MHz = 1GHz。
SERDES PLL 锁定未打开会带来问题、这意味着器件可能没有获得正确的采样时钟频率、我会再次检查我向您展示的这些设置、并确保它们都正确无误。
此致！
埃里克
Eric、您好：
感谢您帮助我检查我所做的设置。
另一个问题是关于您说 LMX2594的 RFOUTB 通道默认断电、因为该输出仅用于参考频率、而这是不需要的。 ADC12DJ5200RF 是否需要信号 SYSREF？
我关闭 OUTB PD ,我没有看到 LMX2552的 RFOUTB 信号。 这是否意味着信号频率过高？
您会告诉我如何计算 sysref 吗？
Eric、您好：
在设置 JMOD2/1000Msps 下、LMX2594的 OSCIN 信号是100MHz。
您好，先生阁下：
以下 picture1串行器/解串器速率是线速率？
如何计算 JESD204的基准时钟？
图片1： (AD12DJ5200RF)
您好，先生阁下：
我使用 JMOD31、 GUI 的 FPGA 参考时钟为100MHz。 (见图1)
我使用 Xilinx FPGA JESD204 IP、但找不到参考时钟是100MHz (见图3)。
所以我必须调整 LMK04828的输出时钟来匹配 IP ,但问题是我不能 把频率多倍于100MHz。
我该怎么办？
图片1：
图片2：
图片3：
我所做的不是调整 LMK 分频器、您可以将它们保持在1、这实际上意味着您将绕过您在 LMK04828的 CLCKIN_1引脚上输入的信号。 然后、您可以根据提供的屏幕截图、将 LMK61E2编程为您所需的参考频率、在案例200 MHz 中它看起来是什么样的。 您必须注意的一点是、在您更改 LMK61E2的频率输出后、您还必须调整 LMX2594上的分频器设置、以便仍为 ADC 提供正确的采样频率。 下图显示了所有时钟的工作原理。 在板载时钟模式下、LMK61E2为 LMK04828 (用于生成 FPGA 时钟信号)和 LMX2594 (用于生成 ADC 采样时钟)提供基准
此致！
埃里克
您好，先生阁下：
(1) Picture 1 SERDES 速率是否与 Picture 2线路速率相同？
(2)如何以不同的 Fs 计算 FPGA 参考时钟？
图片1：
图片2：
您好，先生阁下：
(1) ADC12DJ5200RF 的基准时钟是否与 Xilinx JESD IP 的内核时钟相同？ 如图1所示。
图片1：
