This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE7900EVM:8b10b SYNCBIN 设计错误(连接到 ZCU102电路板时)?

Guru**** 1472385 points
Other Parts Discussed in Thread: AFE7900EVM
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1299626/afe7900evm-8b10b-syncbin-design-error-when-connected-to-zcu102-board

器件型号:AFE7900EVM

在 AFE7900EVM 原理图中:

  • 第9页 SYNCBINP0、SYNCBINM0连接到第19页的引脚 G12和 G13处的 FMC 连接器。
  • 另一个 SYNCBIN 和 BOUNTS 连接到 H34、H35、F10、F11和 F19、F20。

切换到 ZCU102原理图:

  • 第35-36页: H34、H35、F10、F11和 F19、F20全部未连接。
  • G12和 G13被命名为 FMC_HPC1_LA08_P/N、它连接到引脚 AF3 (LA08_N)和 AE3 (LA08_P)。

在 FPGA 参考设计 ZCU102_AFE79xx_8b10b_10Gbps DesignFiles/Constraints.xdc 中:

  • ADC_RX_SYNC_n 作为 LVCMOS18连接到 AE3
  • DAC_TX_SYNC_n 作为 LVCMOS18连接到 AF3

最后、在同一参考设计中、DesignFiles/TI_204C_IP_Ref.sv:

  • 输出线 ADC_Rx_SYNC_n
  • 输入线 DAC_TX_SYNC_n

似乎有四个问题:

  1. LVCMOS18处的这些线路将向 AFE 上的1.2V LVDS 缓冲器发送1.8V 电压。
  2. SYNCIN 是 AFE 上的差分输入、但连接到 FPGA 上单独的 CMOS 线路。
  3. DAC_TX_SYNC_n 是 FPGA 上连接到 AFE 上输入的输入。
  4. SYNCBOUT 未连接到任何地方(即使大概应该是 DAC_TX_SYNC_n)

我正在尝试了解需要如何将 SYNCBIN 与 SYNCBOUT 连接到 FPGA。 我的猜测是 SYNCBIN 应该是1.2V 运行以在连接到 ADC_RX_SYNC_n 的 FPGA 上实现 LVDS 1.2V 输出的 LVDS、而 SYNCBOUT 应该是1.2V 运行以进入连接到 DAC_TX_SYNC_n 的 FPGA 上的 LVDS 1.2V 输入。

这是错误吗? 我缺少什么吗?  

谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Mike:

    请注意、在此参考设计中、同步引脚已配置为 CMOS、而不是 LVDS。 这是由 AFE 脚本中的"jesdABLvdsSync"和"jesdCDLvdsSync"参数设置的。 所以 FPGA 端的配置是正确的。  

    此外、 当使用 CMSO SYNC 时、AFE 同步引脚可以路由到 AFE 上的任何可用 GPIO 引脚、对于本参考设计、我们将 ADC 同步路由到 AFE 的引脚 H8、将 DAC 同步路由到引脚 H7、后者 连接到 G12、 FMC 上的 G13。 这可以在 AFE 启动脚本的"gpioMapping"参数中看到。  

    此致、

    大卫·查帕罗  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    啊! 它们是 GPIO 并且可以重新分配、这一事实让我在观察硬件设计的同时可以完全逃脱。 很抱歉打扰您,感谢您对这样一个复杂问题的快速反应。