请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AFE7900EVM 您好专家：
我使用了 Xilinx 的 JESD204 IP 内核、在发送数据时遇到了以下图片、并且没有看到来自 TXA 的任何信号、 (我仅使用两个 TX 端口、配置也如下所示)。
我还有其他问题
1.我没有添加另一个延迟、请询问如何添加 XDC 延迟文件、是否有特定的示例(尤其是 sysref 和 sync)(因为我没有找到 FPGA 例程的 VC 模型)。
2.由于我是在发送数据、所以我该如何确定中心频率(因为我的示波器只能观察到1000M)？
