主题中讨论的其他器件： LMK04828、 AFE8000
您好！
我目前正在通过 AFE80xxCat 软件设置 AFE8000EVM。
我正尝试对 AFE8000EVM 进行 clk 规划、想要了解更多信息：
(有一点把我扔了、就是引用122.88MHz 的原理图和脚本、但现在意识到它是电路板上的100MHz)
我了解到 LMK04828 为 AFE8000提供了 REF (fref)和 SYSRef CLKS。
通过查看文档 AFE80xx_PLL_SBAA474_28July2021_V1p0_Release.pdf PG 7/117、我了解到、DAC 和 SERDES CLKS 是从频率或频率以及内部 Configuration_Guide_衍生出来的。
AFE8000上连接的"PLL 输出时钟"引脚是什么？
GUI：
时钟设置：
频率(MHz)= 500
ADC fs (MHz)= 3000
DAC FS (MHz)= 9000
TX 外部时钟模式(选择内部或外部)
RX 外部时钟模式(选择内部或外部)
Sysref 频率= 3.90625 (源自 LMK 输出 SDCLKOUT3p/n？ 引脚13和14)
LMK 参数：
PLL 启用：(已启用)
LMK 频率时钟使能：(被启用)
LMK 输入 CLK：(1500)
FPGA 输入时钟：(250)
AFE8000_SampleConfig.xlsx 文件包含以下命令：
setupParams.lmkParams.lmkFrefClk=True
setupParams.LMK.lmkParams.inputClk=1500
setupParams.LMK.lmkParams.inputClkPllMode=10
setupParams.LMK.lmkParams.pllEn=True
setupParams.lmkParams.xtalFreq=100.0
setupParams.lmkParams.lmkVcoFreq=3000
setupParams.fpgaRefClk=250
通过打匹配我认为我已经解决的命令(如果我错了,请更正我):
| 软件 | AFE8000_SampleConfig 和查询。 |
| setupParams.lmkParams.lmkFrefClk=True | LMK 频率时钟启用：(启用)这是否会启用(34和35)或(43和44)的引脚输入？ |
| setupParams.LMK.lmkParams.inputClk=1500 | LMK 输入时钟：(1500)该输入时钟在何处生成？它是如何导出的？ |
| setupParams.LMK.lmkParams.inputClkPllMode=10 | 作为输入施加到 LMK_CLK_IN J18的外部10MHz 信号？ |
| setupParams.LMK.lmkParams.pllEn=True |
PLL 启用：(已启用)该选项是否仅启用1个内部 PLL、因为下面的数据表表明有2个？ |
| setupParams.lmkParams.xtalFreq=100.0 | 原理图上标有122.88MHz 的外部100MHz 晶体(输入)？ |
| setupParams.lmkParams.lmkVcoFreq=3000 | 哪个引脚输出是 LMK 上的、它是通过双内部 VCO 生成的？ |
| setupParams.fpgaRefClk=250 | 此输出是否连接到引脚40和41 OSCout？ |
请注意、AFE8000EVM 是标准布局、并且尚未焊接组件。
我意识到这里有很多问题混杂在一起、非常抱歉、但如果能澄清任何问题、我们将不胜感激。
此致
奥利弗·福布斯-肖
