This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC38RF82:81180 9G 模式无法输出

Guru**** 2390755 points
Other Parts Discussed in Thread: DAC38RF82

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1279407/dac38rf82-81180-9g-mode-cannot-output

器件型号:DAC38RF82

您好!

 我们的客户将  DAC38RF82 用于其应用、在  配置 DAC38RF82 81180模式时、可输出8G 采样率、但无法输出9G 采样率。  

DAC38RF82 81180 9G 模式不输出。 使用内部 PLL、输入时钟281.25MHz、N=1、M=8、9000MHz

DAC38RF82 81180 8G 模式、但正常输出、内部 PLL、输入时钟250MHz、N=1、M=8、 VCO= 8000MHz

然后他做了一些测试:

 他 发现 DAC 内部锁相环确实有9G 采样率的问题、 然后确认外部输入的基准时钟稳定且误差合理。 由于8G 采样率可以正常播放、因此输入功率应该没问题。

相关的几个寄存器配置如下:

0x31:0x0400

0x32:0x0708

0x33:0x8A14

 由于8G 采样率表现良好、因此仅对于此输入、当 DAC 时钟更改为9G 采样率时、会发生锁定异常。

他还读取了 JESD_ALM 寄存器(__LW_AT__addrss~0x64),0x6B:读取0xA、它是否影响 DAC 输出?  

PS:通道的 JESD 警报0~7寄存器[3:0],ALM_FIFO0_FLAGS 字段。

此致

凯林

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    在测试期间、 如果 修改了 PLL_VCO 字的参数、则可以获得正确的9G 输出。

    为了更深入地了解这个问题、如果可能、您能否向我提供有关 PLL_VCO 这个词的更详细的信息?

    此致

    凯林

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Kailyn,

    PLL_VCO 字段用于调节 VCO。 当使用片上 PLL 时、在读回 PLL_LFVOLT 值时、需要将此扫描。 当 PLL_LFVOLT 在3和5之间读回时、PLL 被锁定。

    请参阅下面的 python 中的一个相关示例:

    对于 I in range(128):#起始索引为0 ,结束索引为127

    DAC.WRITE (0x06、I)

    PLL_LF_VOLT_READBACK = DAC.READ (0x06)& 0x00E0 #只查看位7:5

    如果3 <=  PLL_LF_VOLT_READBACK <= 5:

    打印("PLL 已锁定")

    中断

    此致、Chase