This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE7900EVM:斜坡和 IF/RF 信号数据格式查询

Guru**** 2390260 points
Other Parts Discussed in Thread: AFE7900EVM
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1268181/afe7900evm-ramp-and-if-rf-signal-data-format-query

器件型号:AFE7900EVM

您好

我们正在将 AFE7900EVM ADC 用作发送器、将 Stratix10评估板用作我们项目的接收器。
最新版本的 AFE79xx GUI 用于参数设置和 AFE7900EVM 器件启动。
参数和输入规格:
通道速率:4915.2 MHz
FS:2949.12 MHz  
LMFSHd :"12410"与2通道模式
DDC 抽取率:24
出于测试目的、使用 GUI 发送斜坡测试模式、并使用 Quartus Prime 20.2软件从 JESD IP 内核捕获64位输出数据。
用于从捕获的数据中查看斜坡模式的数据格式是什么?
若要从信号发生器发送 IF / RF 数据、需要对 GUI 设置进行哪些更改?

此致
Soumya

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Soumya:

    对于 LMFS 24410、数据格式如下。

    要禁用斜坡测试图形、您可以将 adcRampTestPattern 函数中的 ENABLE 位更改为"0"。 可以在 AFE79xx GUI 中运行以下代码行、以禁用所有四个 Rx 通道的测试模式。

    ### ADC Ramp Out
    for i in range(3):
    	AFE.JESD.ADCJESD[0].adcRampTestPattern(i,1,1)
    	AFE.JESD.ADCJESD[1].adcRampTestPattern(i,1,1) #chNo, En, RampInc 

    此致、

    大卫·查帕罗

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    正如您前面所提到的、我们通过生成" AFE.JESD.ADCJESD[1].adcRampTestPattern (I、1、1) "(en='1')。 在我们的案例中, ADC 充当 Tx 和 FPGA 作为 Rx。 在 FPGA 端、我们具有 jesd204_rx_link_data 此标准与 64位 4至20位数据。 我们已将这64位数据分为16位、每个 I 和 Q 数据 RxA RXC 通道. 信号抽头数据按照以下位映射导出到.csv 文件

    RxA i0 = jesd204_rx_link_data (63:48)

    RxA q0 = jesd204_rx_link_data (47:32)

    rxc i0 = jesd204_rx_link_data (31:16)

    RXC Q0 = jesd204_Rx_LINK_DATA (15:0)

    我们在 Matlab 中绘制"real (complex (RxA i0、RxA Q0)"时、无法看到斜坡图形。

    您能提供一些建议吗? 附加了 GUI 设置、信号抽头和 Matlab 图以供参考。

    e2e.ti.com/.../Gui-settings.docx

    e2e.ti.com/.../working_5F00_script_5F00_110923.txt

    此致、

    Soumya

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Soumya:

    问题是在配置 AFE 后必须将 ADC 置于斜坡测试图形模式。 请将用于启用测试图形模式的函数移动到"AFE.deviceBringup()'、第153行之后。  

    此致、

    大卫·查帕罗

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    如上所述、我已更改了脚本、但仍然 无法获得斜坡模式。 附加了修改后的脚本和 MATLAB 图。

    e2e.ti.com/.../7183.working_5F00_script_5F00_110923.txt

    此致、

    Soumya

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Soumya:

    我使用我们的 FPGA 采集板 TSW14J56在 AFE7900EVM 上测试了您的脚本、可以看到每个通道的斜升模式。

    您是否可以确认您按照下面的帧格式解压缩数据? 您是否还能确认 AFE 和 FPGA 端的 JESD 设置相匹配、例如 K 和扰码?

    此致、

    大卫·查帕罗