请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AFE7950 主题中讨论的其他器件：LMK04828、
您好！
我的板包含 MPSoC (XCZU11EG@AMD)+ LMK04828 + AFE7950配置。
I 使用来自 PS (处理系统)的 SPI 控制 AFE7950。
我已经使用 Latte 软件生成的日志文件配置了 AFE7950寄存器。
在 rstDevice/step1期间、PLL_REG_SPI_A_ACK 字段中的位不会更改为1。
由于在 rstDevice/Step0中正确读取了 chip_type、chip_id 和 chip_ver、因此 SPI 正常运行。
重新构建 FPGA 图像并仅更改位流会产生正确的 AFE7950配置和成功的 JESD 同步。
随后、在不修改任何 FPGA 代码的情况下、当我重新构建映像并执行测试时、PLL_REG_SPI_A_ACK 字段的位不会偶尔变为1问题。
PLL_REG_SPI_A_ACK 字段未更改为1的原因可能是什么？
这种现象是否可能取决于 FPGA 图像？
谢谢！
此致、
停车
